Fitter report for DE1_vga_640 Sat May 09 05:18:54 2009 Quartus II 64-Bit Version 9.0 Build 132 02/25/2009 SJ Full Version --------------------- ; Table of Contents ; --------------------- 1. Legal Notice 2. Fitter Summary 3. Fitter Settings 4. Parallel Compilation 5. Fitter Netlist Optimizations 6. Incremental Compilation Preservation Summary 7. Incremental Compilation Partition Settings 8. Incremental Compilation Placement Preservation 9. Pin-Out File 10. Fitter Resource Usage Summary 11. Input Pins 12. Output Pins 13. Bidir Pins 14. I/O Bank Usage 15. All Package Pins 16. PLL Summary 17. PLL Usage 18. Output Pin Default Load For Reported TCO 19. Fitter Resource Utilization by Entity 20. Delay Chain Summary 21. Pad To Core Delay Chain Fanout 22. Control Signals 23. Global & Other Fast Signals 24. Non-Global High Fan-Out Signals 25. Fitter RAM Summary 26. Interconnect Usage Summary 27. LAB Logic Elements 28. LAB-wide Signals 29. LAB Signals Sourced 30. LAB Signals Sourced Out 31. LAB Distinct Inputs 32. Fitter Device Options 33. Operating Settings and Conditions 34. Estimated Delay Added for Hold Timing 35. Fitter Messages 36. Fitter Suppressed Messages ---------------- ; Legal Notice ; ---------------- Copyright (C) 1991-2009 Altera Corporation Your use of Altera Corporation's design tools, logic functions and other software and tools, and its AMPP partner logic functions, and any output files from any of the foregoing (including device programming or simulation files), and any associated documentation or information are expressly subject to the terms and conditions of the Altera Program License Subscription Agreement, Altera MegaCore Function License Agreement, or other applicable license agreement, including, without limitation, that your use is for the sole purpose of programming logic devices manufactured by Altera and sold by Altera or its authorized distributors. Please refer to the applicable agreement for further details. +-------------------------------------------------------------------------------+ ; Fitter Summary ; +------------------------------------+------------------------------------------+ ; Fitter Status ; Successful - Sat May 09 05:18:54 2009 ; ; Quartus II 64-Bit Version ; 9.0 Build 132 02/25/2009 SJ Full Version ; ; Revision Name ; DE1_vga_640 ; ; Top-level Entity Name ; DE1_vga_640 ; ; Family ; Cyclone II ; ; Device ; EP2C20F484C7 ; ; Timing Models ; Final ; ; Total logic elements ; 559 / 18,752 ( 3 % ) ; ; Total combinational functions ; 541 / 18,752 ( 3 % ) ; ; Dedicated logic registers ; 264 / 18,752 ( 1 % ) ; ; Total registers ; 264 ; ; Total pins ; 283 / 315 ( 90 % ) ; ; Total virtual pins ; 0 ; ; Total memory bits ; 45,056 / 239,616 ( 19 % ) ; ; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % ) ; ; Total PLLs ; 1 / 4 ( 25 % ) ; +------------------------------------+------------------------------------------+ +--------------------------------------------------------------------------------------------------------------------------------------+ ; Fitter Settings ; +--------------------------------------------------------------------+--------------------------------+--------------------------------+ ; Option ; Setting ; Default Value ; +--------------------------------------------------------------------+--------------------------------+--------------------------------+ ; Device ; EP2C20F484C7 ; ; ; Maximum processors allowed for parallel compilation ; All ; ; ; Fit Attempts to Skip ; 0 ; 0.0 ; ; Use smart compilation ; Off ; Off ; ; Use TimeQuest Timing Analyzer ; Off ; Off ; ; Router Timing Optimization Level ; Normal ; Normal ; ; Placement Effort Multiplier ; 1.0 ; 1.0 ; ; Router Effort Multiplier ; 1.0 ; 1.0 ; ; Always Enable Input Buffers ; Off ; Off ; ; Optimize Hold Timing ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ; ; Optimize Multi-Corner Timing ; Off ; Off ; ; PowerPlay Power Optimization ; Normal compilation ; Normal compilation ; ; Optimize Timing ; Normal compilation ; Normal compilation ; ; Optimize Timing for ECOs ; Off ; Off ; ; Regenerate full fit report during ECO compiles ; Off ; Off ; ; Optimize IOC Register Placement for Timing ; On ; On ; ; Limit to One Fitting Attempt ; Off ; Off ; ; Final Placement Optimizations ; Automatically ; Automatically ; ; Fitter Aggressive Routability Optimizations ; Automatically ; Automatically ; ; Fitter Initial Placement Seed ; 1 ; 1 ; ; PCI I/O ; Off ; Off ; ; Weak Pull-Up Resistor ; Off ; Off ; ; Enable Bus-Hold Circuitry ; Off ; Off ; ; Auto Global Memory Control Signals ; Off ; Off ; ; Auto Packed Registers ; Auto ; Auto ; ; Auto Delay Chains ; On ; On ; ; Auto Merge PLLs ; On ; On ; ; Ignore PLL Mode When Merging PLLs ; Off ; Off ; ; Perform Physical Synthesis for Combinational Logic for Fitting ; Off ; Off ; ; Perform Physical Synthesis for Combinational Logic for Performance ; Off ; Off ; ; Perform Register Duplication for Performance ; Off ; Off ; ; Perform Logic to Memory Mapping for Fitting ; Off ; Off ; ; Perform Register Retiming for Performance ; Off ; Off ; ; Perform Asynchronous Signal Pipelining ; Off ; Off ; ; Fitter Effort ; Auto Fit ; Auto Fit ; ; Physical Synthesis Effort Level ; Normal ; Normal ; ; Auto Global Clock ; On ; On ; ; Auto Global Register Control Signals ; On ; On ; ; Stop After Congestion Map Generation ; Off ; Off ; ; Save Intermediate Fitting Results ; Off ; Off ; ; Force Fitter to Avoid Periphery Placement Warnings ; Off ; Off ; +--------------------------------------------------------------------+--------------------------------+--------------------------------+ +------------------------------------------+ ; Parallel Compilation ; +----------------------------+-------------+ ; Processors ; Number ; +----------------------------+-------------+ ; Number detected on machine ; 4 ; ; Maximum allowed ; 4 ; ; ; ; ; Average used ; 2.60 ; ; Maximum used ; 4 ; ; ; ; ; Usage by Processor ; % Time Used ; ; 1 processor ; 100.0% ; ; 2-4 processors ; 22.2% ; +----------------------------+-------------+ +-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Fitter Netlist Optimizations ; +---------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+ ; Node ; Action ; Operation ; Reason ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ; +---------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+ ; display_driver:vga640x480|char_reg[0] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT ; ; display_driver:vga640x480|dpram_32x128:dp_ram1|altsyncram:altsyncram_component|altsyncram_1io1:auto_generated|q_b[0] ; PORTBDATAOUT ; ; ; display_driver:vga640x480|char_reg[1] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT ; ; display_driver:vga640x480|dpram_32x128:dp_ram1|altsyncram:altsyncram_component|altsyncram_1io1:auto_generated|q_b[1] ; PORTBDATAOUT ; ; ; display_driver:vga640x480|char_reg[2] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT ; ; display_driver:vga640x480|dpram_32x128:dp_ram1|altsyncram:altsyncram_component|altsyncram_1io1:auto_generated|q_b[2] ; PORTBDATAOUT ; ; ; display_driver:vga640x480|char_reg[3] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT ; ; display_driver:vga640x480|dpram_32x128:dp_ram1|altsyncram:altsyncram_component|altsyncram_1io1:auto_generated|q_b[3] ; PORTBDATAOUT ; ; ; display_driver:vga640x480|char_reg[4] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT ; ; display_driver:vga640x480|dpram_32x128:dp_ram1|altsyncram:altsyncram_component|altsyncram_1io1:auto_generated|q_b[4] ; PORTBDATAOUT ; ; ; display_driver:vga640x480|char_reg[5] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT ; ; display_driver:vga640x480|dpram_32x128:dp_ram1|altsyncram:altsyncram_component|altsyncram_1io1:auto_generated|q_b[5] ; PORTBDATAOUT ; ; ; display_driver:vga640x480|char_reg[6] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT ; ; display_driver:vga640x480|dpram_32x128:dp_ram1|altsyncram:altsyncram_component|altsyncram_1io1:auto_generated|q_b[6] ; PORTBDATAOUT ; ; ; display_driver:vga640x480|font_reg[0] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT ; ; display_driver:vga640x480|font_ram:font5x7|altsyncram:altsyncram_component|altsyncram_bld1:auto_generated|q_a[0] ; PORTADATAOUT ; ; ; display_driver:vga640x480|font_reg[1] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT ; ; display_driver:vga640x480|font_ram:font5x7|altsyncram:altsyncram_component|altsyncram_bld1:auto_generated|q_a[1] ; PORTADATAOUT ; ; ; display_driver:vga640x480|font_reg[2] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT ; ; display_driver:vga640x480|font_ram:font5x7|altsyncram:altsyncram_component|altsyncram_bld1:auto_generated|q_a[2] ; PORTADATAOUT ; ; ; display_driver:vga640x480|font_reg[3] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT ; ; display_driver:vga640x480|font_ram:font5x7|altsyncram:altsyncram_component|altsyncram_bld1:auto_generated|q_a[3] ; PORTADATAOUT ; ; ; display_driver:vga640x480|font_reg[4] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT ; ; display_driver:vga640x480|font_ram:font5x7|altsyncram:altsyncram_component|altsyncram_bld1:auto_generated|q_a[4] ; PORTADATAOUT ; ; ; display_driver:vga640x480|font_reg[5] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT ; ; display_driver:vga640x480|font_ram:font5x7|altsyncram:altsyncram_component|altsyncram_bld1:auto_generated|q_a[5] ; PORTADATAOUT ; ; ; display_driver:vga640x480|font_reg[6] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT ; ; display_driver:vga640x480|font_ram:font5x7|altsyncram:altsyncram_component|altsyncram_bld1:auto_generated|q_a[6] ; PORTADATAOUT ; ; ; display_driver:vga640x480|font_reg[7] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT ; ; display_driver:vga640x480|font_ram:font5x7|altsyncram:altsyncram_component|altsyncram_bld1:auto_generated|q_a[7] ; PORTADATAOUT ; ; +---------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+ +-----------------------------------------------+ ; Incremental Compilation Preservation Summary ; +-------------------------+---------------------+ ; Type ; Value ; +-------------------------+---------------------+ ; Placement ; ; ; -- Requested ; 0 / 1119 ( 0.00 % ) ; ; -- Achieved ; 0 / 1119 ( 0.00 % ) ; ; ; ; ; Routing (by Connection) ; ; ; -- Requested ; 0 / 0 ( 0.00 % ) ; ; -- Achieved ; 0 / 0 ( 0.00 % ) ; +-------------------------+---------------------+ +--------------------------------------------------------------------------------------------------------------------------------------------------+ ; Incremental Compilation Partition Settings ; +----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+ ; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ; +----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+ ; Top ; User-created ; Source File ; N/A ; Source File ; N/A ; ; +----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+ +--------------------------------------------------------------------------------------------+ ; Incremental Compilation Placement Preservation ; +----------------+---------+-------------------+-------------------------+-------------------+ ; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ; +----------------+---------+-------------------+-------------------------+-------------------+ ; Top ; 1119 ; 0 ; N/A ; Source File ; +----------------+---------+-------------------+-------------------------+-------------------+ +--------------+ ; Pin-Out File ; +--------------+ The pin-out file can be found in E:/DE1_vga_640_restored/DE1_vga_640.pin. +-----------------------------------------------------------------------------------------------------+ ; Fitter Resource Usage Summary ; +---------------------------------------------+-------------------------------------------------------+ ; Resource ; Usage ; +---------------------------------------------+-------------------------------------------------------+ ; Total logic elements ; 559 / 18,752 ( 3 % ) ; ; -- Combinational with no register ; 295 ; ; -- Register only ; 18 ; ; -- Combinational with a register ; 246 ; ; ; ; ; Logic element usage by number of LUT inputs ; ; ; -- 4 input functions ; 216 ; ; -- 3 input functions ; 104 ; ; -- <=2 input functions ; 221 ; ; -- Register only ; 18 ; ; ; ; ; Logic elements by mode ; ; ; -- normal mode ; 392 ; ; -- arithmetic mode ; 149 ; ; ; ; ; Total registers* ; 264 / 19,649 ( 1 % ) ; ; -- Dedicated logic registers ; 264 / 18,752 ( 1 % ) ; ; -- I/O registers ; 0 / 897 ( 0 % ) ; ; ; ; ; Total LABs: partially or completely used ; 44 / 1,172 ( 4 % ) ; ; User inserted logic elements ; 0 ; ; Virtual pins ; 0 ; ; I/O pins ; 283 / 315 ( 90 % ) ; ; -- Clock pins ; 8 / 8 ( 100 % ) ; ; Global signals ; 7 ; ; M4Ks ; 11 / 52 ( 21 % ) ; ; Total block memory bits ; 45,056 / 239,616 ( 19 % ) ; ; Total block memory implementation bits ; 50,688 / 239,616 ( 21 % ) ; ; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % ) ; ; PLLs ; 1 / 4 ( 25 % ) ; ; Global clocks ; 7 / 16 ( 44 % ) ; ; JTAGs ; 0 / 1 ( 0 % ) ; ; ASMI blocks ; 0 / 1 ( 0 % ) ; ; CRC blocks ; 0 / 1 ( 0 % ) ; ; Average interconnect usage (total/H/V) ; 0% / 1% / 0% ; ; Peak interconnect usage (total/H/V) ; 1% / 1% / 2% ; ; Maximum fan-out node ; pll_lcd:vga_pll|altpll:altpll_component|_clk0~clkctrl ; ; Maximum fan-out ; 185 ; ; Highest non-global fan-out signal ; Reset_Delay:rst|oRESET ; ; Highest non-global fan-out ; 64 ; ; Total fan-out ; 2613 ; ; Average fan-out ; 2.33 ; +---------------------------------------------+-------------------------------------------------------+ * Register count does not include registers inside RAM blocks or DSP blocks. +-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Input Pins ; +-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+ ; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ; +-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+ ; AUD_ADCDAT ; B6 ; 3 ; 3 ; 27 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; CLOCK_24[0] ; B12 ; 4 ; 24 ; 27 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; CLOCK_24[1] ; A12 ; 4 ; 24 ; 27 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; CLOCK_27[0] ; D12 ; 3 ; 24 ; 27 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; CLOCK_27[1] ; E12 ; 3 ; 24 ; 27 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; CLOCK_50 ; L1 ; 2 ; 0 ; 13 ; 0 ; 6 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; EXT_CLOCK ; M21 ; 6 ; 50 ; 14 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; KEY[0] ; R22 ; 6 ; 50 ; 10 ; 1 ; 10 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; KEY[1] ; R21 ; 6 ; 50 ; 10 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; KEY[2] ; T22 ; 6 ; 50 ; 9 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; KEY[3] ; T21 ; 6 ; 50 ; 9 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; PS2_CLK ; H15 ; 4 ; 44 ; 27 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; PS2_DAT ; J14 ; 4 ; 42 ; 27 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa0 ; A13 ; 4 ; 26 ; 27 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa1 ; B13 ; 4 ; 26 ; 27 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa11 ; B18 ; 4 ; 46 ; 27 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa13 ; B19 ; 4 ; 46 ; 27 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa15 ; B20 ; 4 ; 48 ; 27 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa17 ; C22 ; 5 ; 50 ; 24 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa19 ; D22 ; 5 ; 50 ; 22 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa2 ; A14 ; 4 ; 29 ; 27 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa21 ; E22 ; 5 ; 50 ; 21 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa23 ; F22 ; 5 ; 50 ; 20 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa25 ; G22 ; 5 ; 50 ; 19 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa26 ; J21 ; 5 ; 50 ; 16 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa27 ; J22 ; 5 ; 50 ; 16 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa28 ; K21 ; 5 ; 50 ; 15 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa29 ; K22 ; 5 ; 50 ; 15 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa3 ; B14 ; 4 ; 29 ; 27 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa30 ; J19 ; 5 ; 50 ; 17 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa31 ; J20 ; 5 ; 50 ; 16 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa32 ; J18 ; 5 ; 50 ; 17 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa33 ; K20 ; 5 ; 50 ; 17 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa34 ; L19 ; 5 ; 50 ; 15 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa35 ; L18 ; 5 ; 50 ; 15 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa4 ; A15 ; 4 ; 33 ; 27 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa5 ; B15 ; 4 ; 33 ; 27 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa6 ; A16 ; 4 ; 33 ; 27 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa7 ; B16 ; 4 ; 33 ; 27 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa8 ; A17 ; 4 ; 37 ; 27 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pa9 ; B17 ; 4 ; 37 ; 27 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb0 ; H12 ; 4 ; 31 ; 27 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb1 ; H13 ; 4 ; 37 ; 27 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb10 ; C14 ; 4 ; 39 ; 27 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb11 ; D14 ; 4 ; 35 ; 27 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb12 ; D15 ; 4 ; 39 ; 27 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb13 ; D16 ; 4 ; 42 ; 27 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb14 ; C17 ; 4 ; 48 ; 27 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb15 ; C18 ; 4 ; 48 ; 27 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb16 ; C19 ; 5 ; 50 ; 24 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb17 ; C20 ; 5 ; 50 ; 25 ; 4 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb18 ; D19 ; 5 ; 50 ; 25 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb19 ; D20 ; 5 ; 50 ; 25 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb2 ; H14 ; 4 ; 42 ; 27 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb20 ; E20 ; 5 ; 50 ; 23 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb21 ; F20 ; 5 ; 50 ; 23 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb22 ; E19 ; 5 ; 50 ; 25 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb23 ; E18 ; 5 ; 50 ; 25 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb24 ; G20 ; 5 ; 50 ; 23 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb25 ; G18 ; 5 ; 50 ; 22 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb26 ; G17 ; 5 ; 50 ; 22 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb27 ; H17 ; 5 ; 50 ; 20 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb28 ; J15 ; 5 ; 50 ; 18 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb29 ; H18 ; 5 ; 50 ; 20 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb3 ; G15 ; 4 ; 39 ; 27 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb30 ; N22 ; 6 ; 50 ; 12 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb31 ; N21 ; 6 ; 50 ; 12 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb32 ; P15 ; 6 ; 50 ; 11 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb33 ; N15 ; 6 ; 50 ; 11 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb34 ; P17 ; 6 ; 50 ; 8 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb35 ; P18 ; 6 ; 50 ; 9 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb4 ; E14 ; 4 ; 35 ; 27 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb5 ; E15 ; 4 ; 42 ; 27 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb6 ; F15 ; 4 ; 39 ; 27 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb7 ; G16 ; 4 ; 44 ; 27 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb8 ; F12 ; 4 ; 31 ; 27 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; Pb9 ; F13 ; 4 ; 35 ; 27 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; SW[0] ; L22 ; 5 ; 50 ; 14 ; 0 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; SW[1] ; L21 ; 5 ; 50 ; 14 ; 1 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; SW[2] ; M22 ; 6 ; 50 ; 14 ; 2 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; SW[3] ; V12 ; 7 ; 26 ; 0 ; 0 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; SW[4] ; W12 ; 7 ; 26 ; 0 ; 1 ; 4 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; SW[5] ; U12 ; 8 ; 26 ; 0 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; SW[6] ; U11 ; 8 ; 26 ; 0 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; SW[7] ; M2 ; 1 ; 0 ; 13 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; SW[8] ; M1 ; 1 ; 0 ; 13 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; SW[9] ; L2 ; 2 ; 0 ; 13 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; TCK ; C7 ; 3 ; 7 ; 27 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; TCS ; D8 ; 3 ; 9 ; 27 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; TDI ; E8 ; 3 ; 11 ; 27 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; ; UART_RXD ; F14 ; 4 ; 35 ; 27 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ; +-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+ +------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Output Pins ; +---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+ ; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; +---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+ ; AUD_DACDAT ; B5 ; 3 ; 3 ; 27 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; AUD_XCK ; B4 ; 3 ; 1 ; 27 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_ADDR[0] ; W4 ; 1 ; 0 ; 3 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_ADDR[10] ; W3 ; 1 ; 0 ; 3 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_ADDR[11] ; N6 ; 1 ; 0 ; 11 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_ADDR[1] ; W5 ; 1 ; 0 ; 2 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_ADDR[2] ; Y3 ; 1 ; 0 ; 3 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_ADDR[3] ; Y4 ; 1 ; 0 ; 3 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_ADDR[4] ; R6 ; 1 ; 0 ; 7 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_ADDR[5] ; R5 ; 1 ; 0 ; 7 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_ADDR[6] ; P6 ; 1 ; 0 ; 9 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_ADDR[7] ; P5 ; 1 ; 0 ; 9 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_ADDR[8] ; P3 ; 1 ; 0 ; 10 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_ADDR[9] ; N4 ; 1 ; 0 ; 10 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_BA_0 ; U3 ; 1 ; 0 ; 5 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_BA_1 ; V4 ; 1 ; 0 ; 2 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_CAS_N ; T3 ; 1 ; 0 ; 5 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_CKE ; N3 ; 1 ; 0 ; 10 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_CLK ; U4 ; 1 ; 0 ; 2 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_CS_N ; T6 ; 1 ; 0 ; 5 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_LDQM ; R7 ; 1 ; 0 ; 9 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_RAS_N ; T5 ; 1 ; 0 ; 6 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_UDQM ; M5 ; 1 ; 0 ; 12 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_WE_N ; R8 ; 1 ; 0 ; 9 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[0] ; AB20 ; 7 ; 48 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[10] ; R12 ; 7 ; 33 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[11] ; T12 ; 7 ; 31 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[12] ; AB14 ; 7 ; 33 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[13] ; AA13 ; 7 ; 29 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[14] ; AB13 ; 7 ; 29 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[15] ; AA12 ; 7 ; 29 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[16] ; AB12 ; 7 ; 29 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[17] ; AA20 ; 7 ; 48 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[18] ; U14 ; 7 ; 39 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[19] ; V14 ; 7 ; 37 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[1] ; AA14 ; 7 ; 33 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[20] ; U13 ; 7 ; 31 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[21] ; R13 ; 7 ; 37 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[2] ; Y16 ; 7 ; 44 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[3] ; R15 ; 7 ; 42 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[4] ; T15 ; 7 ; 39 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[5] ; U15 ; 7 ; 46 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[6] ; V15 ; 7 ; 46 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[7] ; W15 ; 7 ; 39 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[8] ; R14 ; 7 ; 42 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_ADDR[9] ; Y13 ; 7 ; 31 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_CE_N ; T16 ; 7 ; 44 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; ; FL_OE_N ; AA15 ; 7 ; 35 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_RST_N ; W14 ; 7 ; 35 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_WE_N ; Y14 ; 7 ; 39 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX0[0] ; J2 ; 2 ; 0 ; 18 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX0[1] ; J1 ; 2 ; 0 ; 18 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX0[2] ; H2 ; 2 ; 0 ; 19 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX0[3] ; H1 ; 2 ; 0 ; 19 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX0[4] ; F2 ; 2 ; 0 ; 20 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX0[5] ; F1 ; 2 ; 0 ; 20 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX0[6] ; E2 ; 2 ; 0 ; 20 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX1[0] ; E1 ; 2 ; 0 ; 20 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX1[1] ; H6 ; 2 ; 0 ; 21 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX1[2] ; H5 ; 2 ; 0 ; 21 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX1[3] ; H4 ; 2 ; 0 ; 21 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX1[4] ; G3 ; 2 ; 0 ; 21 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX1[5] ; D2 ; 2 ; 0 ; 22 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX1[6] ; D1 ; 2 ; 0 ; 22 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX2[0] ; G5 ; 2 ; 0 ; 22 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX2[1] ; G6 ; 2 ; 0 ; 23 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX2[2] ; C2 ; 2 ; 0 ; 23 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX2[3] ; C1 ; 2 ; 0 ; 23 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX2[4] ; E3 ; 2 ; 0 ; 24 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX2[5] ; E4 ; 2 ; 0 ; 24 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX2[6] ; D3 ; 2 ; 0 ; 25 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX3[0] ; F4 ; 2 ; 0 ; 23 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX3[1] ; D5 ; 2 ; 0 ; 24 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX3[2] ; D6 ; 2 ; 0 ; 24 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX3[3] ; J4 ; 2 ; 0 ; 18 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX3[4] ; L8 ; 2 ; 0 ; 19 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX3[5] ; F3 ; 2 ; 0 ; 22 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; HEX3[6] ; D4 ; 2 ; 0 ; 25 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; I2C_SCLK ; A3 ; 3 ; 1 ; 27 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; LEDG[0] ; U22 ; 6 ; 50 ; 7 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; LEDG[1] ; U21 ; 6 ; 50 ; 7 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; LEDG[2] ; V22 ; 6 ; 50 ; 7 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; LEDG[3] ; V21 ; 6 ; 50 ; 6 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; LEDG[4] ; W22 ; 6 ; 50 ; 5 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; LEDG[5] ; W21 ; 6 ; 50 ; 4 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; LEDG[6] ; Y22 ; 6 ; 50 ; 6 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; LEDG[7] ; Y21 ; 6 ; 50 ; 6 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; LEDR[0] ; R20 ; 6 ; 50 ; 10 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; LEDR[1] ; R19 ; 6 ; 50 ; 8 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; LEDR[2] ; U19 ; 6 ; 50 ; 4 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; LEDR[3] ; Y19 ; 6 ; 50 ; 2 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; LEDR[4] ; T18 ; 6 ; 50 ; 3 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; LEDR[5] ; V19 ; 6 ; 50 ; 2 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; LEDR[6] ; Y18 ; 6 ; 50 ; 2 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; LEDR[7] ; U18 ; 6 ; 50 ; 3 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; LEDR[8] ; R18 ; 6 ; 50 ; 8 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; LEDR[9] ; R17 ; 6 ; 50 ; 5 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SD_CLK ; R16 ; 7 ; 44 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; ; SRAM_ADDR[0] ; AA3 ; 8 ; 1 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_ADDR[10] ; R11 ; 8 ; 20 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_ADDR[11] ; T11 ; 8 ; 18 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_ADDR[12] ; Y10 ; 8 ; 15 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_ADDR[13] ; U10 ; 8 ; 13 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_ADDR[14] ; R10 ; 8 ; 13 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_ADDR[15] ; T7 ; 8 ; 5 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_ADDR[16] ; Y6 ; 8 ; 3 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_ADDR[17] ; Y5 ; 8 ; 3 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_ADDR[1] ; AB3 ; 8 ; 1 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_ADDR[2] ; AA4 ; 8 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_ADDR[3] ; AB4 ; 8 ; 1 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_ADDR[4] ; AA5 ; 8 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_ADDR[5] ; AB10 ; 8 ; 22 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_ADDR[6] ; AA11 ; 8 ; 24 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_ADDR[7] ; AB11 ; 8 ; 24 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_ADDR[8] ; V11 ; 8 ; 20 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_ADDR[9] ; W11 ; 8 ; 20 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_CE_N ; AB5 ; 8 ; 3 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_LB_N ; Y7 ; 8 ; 5 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_OE_N ; T8 ; 8 ; 5 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_UB_N ; W7 ; 8 ; 9 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_WE_N ; AA10 ; 8 ; 22 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; TDO ; D7 ; 3 ; 9 ; 27 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; UART_TXD ; G12 ; 4 ; 31 ; 27 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; VGA_B[0] ; A9 ; 3 ; 15 ; 27 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; VGA_B[1] ; D11 ; 3 ; 22 ; 27 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; VGA_B[2] ; A10 ; 3 ; 20 ; 27 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; VGA_B[3] ; B10 ; 3 ; 20 ; 27 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; VGA_G[0] ; B8 ; 3 ; 13 ; 27 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; VGA_G[1] ; C10 ; 3 ; 18 ; 27 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; VGA_G[2] ; B9 ; 3 ; 15 ; 27 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; VGA_G[3] ; A8 ; 3 ; 13 ; 27 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; VGA_HS ; A11 ; 3 ; 22 ; 27 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; VGA_R[0] ; D9 ; 3 ; 13 ; 27 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; VGA_R[1] ; C9 ; 3 ; 9 ; 27 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; VGA_R[2] ; A7 ; 3 ; 11 ; 27 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; VGA_R[3] ; B7 ; 3 ; 11 ; 27 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; VGA_VS ; B11 ; 3 ; 22 ; 27 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; +---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+ +-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Bidir Pins ; +-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+ ; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; +-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+ ; AUD_ADCLRCK ; A6 ; 3 ; 3 ; 27 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; AUD_BCLK ; A4 ; 3 ; 1 ; 27 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; AUD_DACLRCK ; A5 ; 3 ; 3 ; 27 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_DQ[0] ; U1 ; 1 ; 0 ; 7 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_DQ[10] ; P1 ; 1 ; 0 ; 11 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_DQ[11] ; P2 ; 1 ; 0 ; 11 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_DQ[12] ; R1 ; 1 ; 0 ; 8 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_DQ[13] ; R2 ; 1 ; 0 ; 8 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_DQ[14] ; T1 ; 1 ; 0 ; 8 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_DQ[15] ; T2 ; 1 ; 0 ; 8 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_DQ[1] ; U2 ; 1 ; 0 ; 7 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_DQ[2] ; V1 ; 1 ; 0 ; 6 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_DQ[3] ; V2 ; 1 ; 0 ; 6 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_DQ[4] ; W1 ; 1 ; 0 ; 4 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_DQ[5] ; W2 ; 1 ; 0 ; 4 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_DQ[6] ; Y1 ; 1 ; 0 ; 4 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_DQ[7] ; Y2 ; 1 ; 0 ; 4 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_DQ[8] ; N1 ; 1 ; 0 ; 12 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; DRAM_DQ[9] ; N2 ; 1 ; 0 ; 12 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_DQ[0] ; AB16 ; 7 ; 35 ; 0 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_DQ[1] ; AA16 ; 7 ; 35 ; 0 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_DQ[2] ; AB17 ; 7 ; 37 ; 0 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_DQ[3] ; AA17 ; 7 ; 37 ; 0 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_DQ[4] ; AB18 ; 7 ; 42 ; 0 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_DQ[5] ; AA18 ; 7 ; 44 ; 0 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_DQ[6] ; AB19 ; 7 ; 48 ; 0 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; FL_DQ[7] ; AA19 ; 7 ; 48 ; 0 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; I2C_SDAT ; B3 ; 3 ; 1 ; 27 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; Pa10 ; A18 ; 4 ; 46 ; 27 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; Pa12 ; A19 ; 4 ; 46 ; 27 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; Pa14 ; A20 ; 4 ; 48 ; 27 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; Pa16 ; C21 ; 5 ; 50 ; 24 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; Pa18 ; D21 ; 5 ; 50 ; 21 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; Pa20 ; E21 ; 5 ; 50 ; 21 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; Pa22 ; F21 ; 5 ; 50 ; 20 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; Pa24 ; G21 ; 5 ; 50 ; 19 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SD_CMD ; G8 ; 3 ; 7 ; 27 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; ; SD_DAT ; H9 ; 3 ; 15 ; 27 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; ; SD_DAT3 ; F11 ; 3 ; 18 ; 27 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; ; SRAM_DQ[0] ; AA6 ; 8 ; 7 ; 0 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_DQ[10] ; V9 ; 8 ; 9 ; 0 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_DQ[11] ; U9 ; 8 ; 13 ; 0 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_DQ[12] ; R9 ; 8 ; 13 ; 0 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_DQ[13] ; W8 ; 8 ; 9 ; 0 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_DQ[14] ; V8 ; 8 ; 9 ; 0 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_DQ[15] ; U8 ; 8 ; 5 ; 0 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_DQ[1] ; AB6 ; 8 ; 7 ; 0 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_DQ[2] ; AA7 ; 8 ; 11 ; 0 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_DQ[3] ; AB7 ; 8 ; 11 ; 0 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_DQ[4] ; AA8 ; 8 ; 15 ; 0 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_DQ[5] ; AB8 ; 8 ; 15 ; 0 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_DQ[6] ; AA9 ; 8 ; 18 ; 0 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_DQ[7] ; AB9 ; 8 ; 18 ; 0 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_DQ[8] ; Y9 ; 8 ; 11 ; 0 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; ; SRAM_DQ[9] ; W9 ; 8 ; 11 ; 0 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 0 pF ; +-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+ +------------------------------------------------------------+ ; I/O Bank Usage ; +----------+------------------+---------------+--------------+ ; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ; +----------+------------------+---------------+--------------+ ; 1 ; 40 / 41 ( 98 % ) ; 3.3V ; -- ; ; 2 ; 32 / 33 ( 97 % ) ; 3.3V ; -- ; ; 3 ; 31 / 43 ( 72 % ) ; 3.3V ; -- ; ; 4 ; 38 / 40 ( 95 % ) ; 3.3V ; -- ; ; 5 ; 36 / 39 ( 92 % ) ; 3.3V ; -- ; ; 6 ; 31 / 36 ( 86 % ) ; 3.3V ; -- ; ; 7 ; 37 / 40 ( 93 % ) ; 3.3V ; -- ; ; 8 ; 41 / 43 ( 95 % ) ; 3.3V ; -- ; +----------+------------------+---------------+--------------+ +------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; All Package Pins ; +----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+ ; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ; Bus Hold ; Weak Pull Up ; +----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+ ; A1 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; A2 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; A3 ; 325 ; 3 ; I2C_SCLK ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; A4 ; 324 ; 3 ; AUD_BCLK ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; A5 ; 322 ; 3 ; AUD_DACLRCK ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; A6 ; 320 ; 3 ; AUD_ADCLRCK ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; A7 ; 306 ; 3 ; VGA_R[2] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; A8 ; 304 ; 3 ; VGA_G[3] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; A9 ; 298 ; 3 ; VGA_B[0] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; A10 ; 293 ; 3 ; VGA_B[2] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; A11 ; 287 ; 3 ; VGA_HS ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; A12 ; 283 ; 4 ; CLOCK_24[1] ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; A13 ; 281 ; 4 ; Pa0 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; A14 ; 279 ; 4 ; Pa2 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; A15 ; 273 ; 4 ; Pa4 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; A16 ; 271 ; 4 ; Pa6 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; A17 ; 265 ; 4 ; Pa8 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; A18 ; 251 ; 4 ; Pa10 ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; A19 ; 249 ; 4 ; Pa12 ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; A20 ; 247 ; 4 ; Pa14 ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; A21 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; A22 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; AA1 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; AA2 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; AA3 ; 82 ; 8 ; SRAM_ADDR[0] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AA4 ; 85 ; 8 ; SRAM_ADDR[2] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AA5 ; 89 ; 8 ; SRAM_ADDR[4] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AA6 ; 97 ; 8 ; SRAM_DQ[0] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AA7 ; 103 ; 8 ; SRAM_DQ[2] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AA8 ; 111 ; 8 ; SRAM_DQ[4] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AA9 ; 114 ; 8 ; SRAM_DQ[6] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AA10 ; 120 ; 8 ; SRAM_WE_N ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AA11 ; 122 ; 8 ; SRAM_ADDR[6] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AA12 ; 128 ; 7 ; FL_ADDR[15] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AA13 ; 130 ; 7 ; FL_ADDR[13] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AA14 ; 136 ; 7 ; FL_ADDR[1] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AA15 ; 138 ; 7 ; FL_OE_N ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AA16 ; 140 ; 7 ; FL_DQ[1] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AA17 ; 144 ; 7 ; FL_DQ[3] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AA18 ; 153 ; 7 ; FL_DQ[5] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AA19 ; 162 ; 7 ; FL_DQ[7] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AA20 ; 164 ; 7 ; FL_ADDR[17] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AA21 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; AA22 ; ; 6 ; VCCIO6 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; AB1 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; AB2 ; ; 8 ; VCCIO8 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; AB3 ; 83 ; 8 ; SRAM_ADDR[1] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AB4 ; 84 ; 8 ; SRAM_ADDR[3] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AB5 ; 88 ; 8 ; SRAM_CE_N ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AB6 ; 96 ; 8 ; SRAM_DQ[1] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AB7 ; 102 ; 8 ; SRAM_DQ[3] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AB8 ; 110 ; 8 ; SRAM_DQ[5] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AB9 ; 113 ; 8 ; SRAM_DQ[7] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AB10 ; 119 ; 8 ; SRAM_ADDR[5] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AB11 ; 121 ; 8 ; SRAM_ADDR[7] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AB12 ; 127 ; 7 ; FL_ADDR[16] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AB13 ; 129 ; 7 ; FL_ADDR[14] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AB14 ; 135 ; 7 ; FL_ADDR[12] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AB15 ; 137 ; 7 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; AB16 ; 139 ; 7 ; FL_DQ[0] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AB17 ; 143 ; 7 ; FL_DQ[2] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AB18 ; 152 ; 7 ; FL_DQ[4] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AB19 ; 161 ; 7 ; FL_DQ[6] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AB20 ; 163 ; 7 ; FL_ADDR[0] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; AB21 ; ; 7 ; VCCIO7 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; AB22 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; B1 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; B2 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; B3 ; 326 ; 3 ; I2C_SDAT ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; B4 ; 323 ; 3 ; AUD_XCK ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; B5 ; 321 ; 3 ; AUD_DACDAT ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; B6 ; 319 ; 3 ; AUD_ADCDAT ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; B7 ; 305 ; 3 ; VGA_R[3] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; B8 ; 303 ; 3 ; VGA_G[0] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; B9 ; 297 ; 3 ; VGA_G[2] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; B10 ; 292 ; 3 ; VGA_B[3] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; B11 ; 286 ; 3 ; VGA_VS ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; B12 ; 282 ; 4 ; CLOCK_24[0] ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; B13 ; 280 ; 4 ; Pa1 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; B14 ; 278 ; 4 ; Pa3 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; B15 ; 272 ; 4 ; Pa5 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; B16 ; 270 ; 4 ; Pa7 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; B17 ; 264 ; 4 ; Pa9 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; B18 ; 250 ; 4 ; Pa11 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; B19 ; 248 ; 4 ; Pa13 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; B20 ; 246 ; 4 ; Pa15 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; B21 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; B22 ; ; 5 ; VCCIO5 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; C1 ; 8 ; 2 ; HEX2[3] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; C2 ; 9 ; 2 ; HEX2[2] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; C3 ; 1 ; 2 ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; On ; ; C4 ; 0 ; 2 ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; On ; ; C5 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; C6 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; C7 ; 315 ; 3 ; TCK ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; C8 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; C9 ; 310 ; 3 ; VGA_R[1] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; C10 ; 296 ; 3 ; VGA_G[1] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; C11 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; C12 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; C13 ; 275 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; C14 ; 260 ; 4 ; Pb10 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; C15 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; C16 ; 254 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; C17 ; 245 ; 4 ; Pb14 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; C18 ; 244 ; 4 ; Pb15 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; C19 ; 238 ; 5 ; Pb16 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; C20 ; 239 ; 5 ; Pb17 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; C21 ; 236 ; 5 ; Pa16 ; bidir ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; C22 ; 237 ; 5 ; Pa17 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; D1 ; 14 ; 2 ; HEX1[6] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; D2 ; 15 ; 2 ; HEX1[5] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; D3 ; 2 ; 2 ; HEX2[6] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; D4 ; 3 ; 2 ; HEX3[6] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; D5 ; 4 ; 2 ; HEX3[1] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; D6 ; 5 ; 2 ; HEX3[2] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; D7 ; 311 ; 3 ; TDO ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; D8 ; 309 ; 3 ; TCS ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; D9 ; 302 ; 3 ; VGA_R[0] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; D10 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; D11 ; 289 ; 3 ; VGA_B[1] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; D12 ; 284 ; 3 ; CLOCK_27[0] ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; D13 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; D14 ; 267 ; 4 ; Pb11 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; D15 ; 259 ; 4 ; Pb12 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; D16 ; 255 ; 4 ; Pb13 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; D17 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; D18 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; D19 ; 240 ; 5 ; Pb18 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; D20 ; 241 ; 5 ; Pb19 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; D21 ; 229 ; 5 ; Pa18 ; bidir ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; D22 ; 230 ; 5 ; Pa19 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; E1 ; 20 ; 2 ; HEX1[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; E2 ; 21 ; 2 ; HEX0[6] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; E3 ; 6 ; 2 ; HEX2[4] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; E4 ; 7 ; 2 ; HEX2[5] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; E5 ; ; ; VCCD_PLL3 ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; E6 ; ; ; VCCA_PLL3 ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; E7 ; 316 ; 3 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; E8 ; 308 ; 3 ; TDI ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; E9 ; 301 ; 3 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; E10 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; E11 ; 288 ; 3 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; E12 ; 285 ; 3 ; CLOCK_27[1] ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; E13 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; E14 ; 266 ; 4 ; Pb4 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; E15 ; 256 ; 4 ; Pb5 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; E16 ; ; ; GNDA_PLL2 ; gnd ; ; ; -- ; ; -- ; -- ; ; E17 ; ; ; GND_PLL2 ; gnd ; ; ; -- ; ; -- ; -- ; ; E18 ; 243 ; 5 ; Pb23 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; E19 ; 242 ; 5 ; Pb22 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; E20 ; 234 ; 5 ; Pb20 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; E21 ; 227 ; 5 ; Pa20 ; bidir ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; E22 ; 228 ; 5 ; Pa21 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; F1 ; 22 ; 2 ; HEX0[5] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; F2 ; 23 ; 2 ; HEX0[4] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; F3 ; 13 ; 2 ; HEX3[5] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; F4 ; 10 ; 2 ; HEX3[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; F5 ; ; ; GND_PLL3 ; gnd ; ; ; -- ; ; -- ; -- ; ; F6 ; ; ; GND_PLL3 ; gnd ; ; ; -- ; ; -- ; -- ; ; F7 ; ; ; GNDA_PLL3 ; gnd ; ; ; -- ; ; -- ; -- ; ; F8 ; 312 ; 3 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; F9 ; 307 ; 3 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; F10 ; 295 ; 3 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; F11 ; 294 ; 3 ; SD_DAT3 ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ; ; F12 ; 276 ; 4 ; Pb8 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; F13 ; 269 ; 4 ; Pb9 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; F14 ; 268 ; 4 ; UART_RXD ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; F15 ; 262 ; 4 ; Pb6 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; F16 ; ; ; VCCA_PLL2 ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; F17 ; ; ; VCCD_PLL2 ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; F18 ; ; ; GND_PLL2 ; gnd ; ; ; -- ; ; -- ; -- ; ; F19 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; F20 ; 235 ; 5 ; Pb21 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; F21 ; 223 ; 5 ; Pa22 ; bidir ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; F22 ; 224 ; 5 ; Pa23 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; G1 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; G2 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; G3 ; 16 ; 2 ; HEX1[4] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; G4 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; G5 ; 12 ; 2 ; HEX2[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; G6 ; 11 ; 2 ; HEX2[1] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; G7 ; 317 ; 3 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; G8 ; 313 ; 3 ; SD_CMD ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ; ; G9 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; G10 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; G11 ; 291 ; 3 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; G12 ; 277 ; 4 ; UART_TXD ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; G13 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; G14 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; G15 ; 261 ; 4 ; Pb3 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; G16 ; 252 ; 4 ; Pb7 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; G17 ; 231 ; 5 ; Pb26 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; G18 ; 232 ; 5 ; Pb25 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; G19 ; ; 5 ; VCCIO5 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; G20 ; 233 ; 5 ; Pb24 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; G21 ; 221 ; 5 ; Pa24 ; bidir ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; G22 ; 222 ; 5 ; Pa25 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; H1 ; 24 ; 2 ; HEX0[3] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; H2 ; 25 ; 2 ; HEX0[2] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; H3 ; 27 ; 2 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; H4 ; 17 ; 2 ; HEX1[3] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; H5 ; 18 ; 2 ; HEX1[2] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; H6 ; 19 ; 2 ; HEX1[1] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; H7 ; 318 ; 3 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; H8 ; 314 ; 3 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; H9 ; 300 ; 3 ; SD_DAT ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ; ; H10 ; 299 ; 3 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; H11 ; 290 ; 3 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; H12 ; 274 ; 4 ; Pb0 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; H13 ; 263 ; 4 ; Pb1 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; H14 ; 257 ; 4 ; Pb2 ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; H15 ; 253 ; 4 ; PS2_CLK ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; H16 ; 219 ; 5 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; H17 ; 226 ; 5 ; Pb27 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; H18 ; 225 ; 5 ; Pb29 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; H19 ; 214 ; 5 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; H20 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; H21 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; H22 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; J1 ; 29 ; 2 ; HEX0[1] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; J2 ; 30 ; 2 ; HEX0[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; J3 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; J4 ; 28 ; 2 ; HEX3[3] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; J5 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; J6 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; J7 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; J8 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; J9 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; J10 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; J11 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; J12 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; J13 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; J14 ; 258 ; 4 ; PS2_DAT ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; J15 ; 220 ; 5 ; Pb28 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; J16 ; ; 5 ; VCCIO5 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; J17 ; 218 ; 5 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; J18 ; 217 ; 5 ; Pa32 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; J19 ; 216 ; 5 ; Pa30 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; J20 ; 213 ; 5 ; Pa31 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; J21 ; 211 ; 5 ; Pa26 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; J22 ; 212 ; 5 ; Pa27 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; K1 ; 37 ; 2 ; ^nCE ; ; ; ; -- ; ; -- ; -- ; ; K2 ; 32 ; 2 ; #TCK ; input ; ; ; -- ; ; -- ; -- ; ; K3 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; K4 ; 36 ; 2 ; ^DATA0 ; input ; ; ; -- ; ; -- ; -- ; ; K5 ; 31 ; 2 ; #TDI ; input ; ; ; -- ; ; -- ; -- ; ; K6 ; 33 ; 2 ; #TMS ; input ; ; ; -- ; ; -- ; -- ; ; K7 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; K8 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; K9 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; K10 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; K11 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; K12 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; K13 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; K14 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; K15 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; K16 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; K17 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; K18 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; K19 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; K20 ; 215 ; 5 ; Pa33 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; K21 ; 209 ; 5 ; Pa28 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; K22 ; 210 ; 5 ; Pa29 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; L1 ; 38 ; 2 ; CLOCK_50 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; L2 ; 39 ; 2 ; SW[9] ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; L3 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; L4 ; 40 ; 2 ; ^nCONFIG ; ; ; ; -- ; ; -- ; -- ; ; L5 ; 34 ; 2 ; #TDO ; output ; ; ; -- ; ; -- ; -- ; ; L6 ; 35 ; 2 ; ^DCLK ; ; ; ; -- ; ; -- ; -- ; ; L7 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; L8 ; 26 ; 2 ; HEX3[4] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; L9 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; L10 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; L11 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; L12 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; L13 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; L14 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; L15 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; L16 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; L17 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; L18 ; 208 ; 5 ; Pa35 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; L19 ; 207 ; 5 ; Pa34 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; L20 ; ; 5 ; VCCIO5 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; L21 ; 205 ; 5 ; SW[1] ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; L22 ; 206 ; 5 ; SW[0] ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; M1 ; 41 ; 1 ; SW[8] ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; M2 ; 42 ; 1 ; SW[7] ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; M3 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; M4 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; M5 ; 43 ; 1 ; DRAM_UDQM ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; M6 ; 44 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; M7 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; M8 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; M9 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; M10 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; M11 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; M12 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; M13 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; M14 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; M15 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; M16 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; M17 ; 198 ; 6 ; ^MSEL0 ; ; ; ; -- ; ; -- ; -- ; ; M18 ; 202 ; 6 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; M19 ; 201 ; 6 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; M20 ; ; 6 ; VCCIO6 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; M21 ; 203 ; 6 ; EXT_CLOCK ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; M22 ; 204 ; 6 ; SW[2] ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; N1 ; 45 ; 1 ; DRAM_DQ[8] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; N2 ; 46 ; 1 ; DRAM_DQ[9] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; N3 ; 51 ; 1 ; DRAM_CKE ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; N4 ; 52 ; 1 ; DRAM_ADDR[9] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; N5 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; N6 ; 49 ; 1 ; DRAM_ADDR[11] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; N7 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; N8 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; N9 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; N10 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; N11 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; N12 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; N13 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; N14 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; N15 ; 194 ; 6 ; Pb33 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; N16 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; N17 ; 197 ; 6 ; ^MSEL1 ; ; ; ; -- ; ; -- ; -- ; ; N18 ; 196 ; 6 ; ^CONF_DONE ; ; ; ; -- ; ; -- ; -- ; ; N19 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; N20 ; 195 ; 6 ; ^nSTATUS ; ; ; ; -- ; ; -- ; -- ; ; N21 ; 199 ; 6 ; Pb31 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; N22 ; 200 ; 6 ; Pb30 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; P1 ; 47 ; 1 ; DRAM_DQ[10] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; P2 ; 48 ; 1 ; DRAM_DQ[11] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; P3 ; 50 ; 1 ; DRAM_ADDR[8] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; P4 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; P5 ; 55 ; 1 ; DRAM_ADDR[7] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; P6 ; 56 ; 1 ; DRAM_ADDR[6] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; P7 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; P8 ; 95 ; 8 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; P9 ; 94 ; 8 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; P10 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; P11 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; P12 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; P13 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; P14 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; P15 ; 193 ; 6 ; Pb32 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; P16 ; ; 6 ; VCCIO6 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; P17 ; 186 ; 6 ; Pb34 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; P18 ; 187 ; 6 ; Pb35 ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; P19 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; P20 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; P21 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; P22 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; R1 ; 57 ; 1 ; DRAM_DQ[12] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; R2 ; 58 ; 1 ; DRAM_DQ[13] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; R3 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; R4 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; R5 ; 63 ; 1 ; DRAM_ADDR[5] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; R6 ; 64 ; 1 ; DRAM_ADDR[4] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; R7 ; 54 ; 1 ; DRAM_LDQM ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; R8 ; 53 ; 1 ; DRAM_WE_N ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; R9 ; 109 ; 8 ; SRAM_DQ[12] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; R10 ; 108 ; 8 ; SRAM_ADDR[14] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; R11 ; 116 ; 8 ; SRAM_ADDR[10] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; R12 ; 134 ; 7 ; FL_ADDR[10] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; R13 ; 145 ; 7 ; FL_ADDR[21] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; R14 ; 150 ; 7 ; FL_ADDR[8] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; R15 ; 151 ; 7 ; FL_ADDR[3] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; R16 ; 155 ; 7 ; SD_CLK ; output ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ; ; R17 ; 177 ; 6 ; LEDR[9] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; R18 ; 184 ; 6 ; LEDR[8] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; R19 ; 185 ; 6 ; LEDR[1] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; R20 ; 192 ; 6 ; LEDR[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; R21 ; 190 ; 6 ; KEY[1] ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; R22 ; 191 ; 6 ; KEY[0] ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; T1 ; 59 ; 1 ; DRAM_DQ[14] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; T2 ; 60 ; 1 ; DRAM_DQ[15] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; T3 ; 69 ; 1 ; DRAM_CAS_N ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; T4 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; T5 ; 67 ; 1 ; DRAM_RAS_N ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; T6 ; 68 ; 1 ; DRAM_CS_N ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; T7 ; 91 ; 8 ; SRAM_ADDR[15] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; T8 ; 90 ; 8 ; SRAM_OE_N ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; T9 ; ; 8 ; VCCIO8 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; T10 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; T11 ; 115 ; 8 ; SRAM_ADDR[11] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; T12 ; 131 ; 7 ; FL_ADDR[11] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; T13 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; T14 ; ; 7 ; VCCIO7 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; T15 ; 147 ; 7 ; FL_ADDR[4] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; T16 ; 156 ; 7 ; FL_CE_N ; output ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ; ; T17 ; ; ; GND_PLL4 ; gnd ; ; ; -- ; ; -- ; -- ; ; T18 ; 171 ; 6 ; LEDR[4] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; T19 ; ; 6 ; VCCIO6 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; T20 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; T21 ; 188 ; 6 ; KEY[3] ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; T22 ; 189 ; 6 ; KEY[2] ; input ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; U1 ; 61 ; 1 ; DRAM_DQ[0] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; U2 ; 62 ; 1 ; DRAM_DQ[1] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; U3 ; 70 ; 1 ; DRAM_BA_0 ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; U4 ; 80 ; 1 ; DRAM_CLK ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; U5 ; ; ; GND_PLL1 ; gnd ; ; ; -- ; ; -- ; -- ; ; U6 ; ; ; VCCD_PLL1 ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; U7 ; ; ; VCCA_PLL1 ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; U8 ; 92 ; 8 ; SRAM_DQ[15] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; U9 ; 106 ; 8 ; SRAM_DQ[11] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; U10 ; 107 ; 8 ; SRAM_ADDR[13] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; U11 ; 123 ; 8 ; SW[6] ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; U12 ; 124 ; 8 ; SW[5] ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; U13 ; 132 ; 7 ; FL_ADDR[20] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; U14 ; 146 ; 7 ; FL_ADDR[18] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; U15 ; 157 ; 7 ; FL_ADDR[5] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; U16 ; ; ; VCCA_PLL4 ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; U17 ; ; ; VCCD_PLL4 ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; U18 ; 170 ; 6 ; LEDR[7] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; U19 ; 172 ; 6 ; LEDR[2] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; U20 ; 176 ; 6 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; U21 ; 182 ; 6 ; LEDG[1] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; U22 ; 183 ; 6 ; LEDG[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; V1 ; 65 ; 1 ; DRAM_DQ[2] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; V2 ; 66 ; 1 ; DRAM_DQ[3] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; V3 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; V4 ; 81 ; 1 ; DRAM_BA_1 ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; V5 ; ; ; GND_PLL1 ; gnd ; ; ; -- ; ; -- ; -- ; ; V6 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; V7 ; ; ; GNDA_PLL1 ; gnd ; ; ; -- ; ; -- ; -- ; ; V8 ; 98 ; 8 ; SRAM_DQ[14] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; V9 ; 101 ; 8 ; SRAM_DQ[10] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; V10 ; ; 8 ; VCCIO8 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; V11 ; 118 ; 8 ; SRAM_ADDR[8] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; V12 ; 126 ; 7 ; SW[3] ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; V13 ; ; 7 ; VCCIO7 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; V14 ; 142 ; 7 ; FL_ADDR[19] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; V15 ; 158 ; 7 ; FL_ADDR[6] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; V16 ; ; ; GNDA_PLL4 ; gnd ; ; ; -- ; ; -- ; -- ; ; V17 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; V18 ; ; ; GND_PLL4 ; gnd ; ; ; -- ; ; -- ; -- ; ; V19 ; 166 ; 6 ; LEDR[5] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; V20 ; 173 ; 6 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; V21 ; 180 ; 6 ; LEDG[3] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; V22 ; 181 ; 6 ; LEDG[2] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; W1 ; 71 ; 1 ; DRAM_DQ[4] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; W2 ; 72 ; 1 ; DRAM_DQ[5] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; W3 ; 75 ; 1 ; DRAM_ADDR[10] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; W4 ; 76 ; 1 ; DRAM_ADDR[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; W5 ; 79 ; 1 ; DRAM_ADDR[1] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; W6 ; ; 8 ; VCCIO8 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; W7 ; 99 ; 8 ; SRAM_UB_N ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; W8 ; 100 ; 8 ; SRAM_DQ[13] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; W9 ; 105 ; 8 ; SRAM_DQ[9] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; W10 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; W11 ; 117 ; 8 ; SRAM_ADDR[9] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; W12 ; 125 ; 7 ; SW[4] ; input ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; W13 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; W14 ; 141 ; 7 ; FL_RST_N ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; W15 ; 149 ; 7 ; FL_ADDR[7] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; W16 ; 160 ; 7 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; W17 ; ; 7 ; VCCIO7 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; W18 ; ; ; NC ; ; ; ; -- ; ; -- ; -- ; ; W19 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; W20 ; 167 ; 6 ; ~LVDS91p/nCEO~ ; output ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; W21 ; 174 ; 6 ; LEDG[5] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; W22 ; 175 ; 6 ; LEDG[4] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; Y1 ; 73 ; 1 ; DRAM_DQ[6] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; Y2 ; 74 ; 1 ; DRAM_DQ[7] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; Y3 ; 77 ; 1 ; DRAM_ADDR[2] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; Y4 ; 78 ; 1 ; DRAM_ADDR[3] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; Y5 ; 86 ; 8 ; SRAM_ADDR[17] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; Y6 ; 87 ; 8 ; SRAM_ADDR[16] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; Y7 ; 93 ; 8 ; SRAM_LB_N ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; Y8 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; Y9 ; 104 ; 8 ; SRAM_DQ[8] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; Y10 ; 112 ; 8 ; SRAM_ADDR[12] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; Y11 ; ; 8 ; VCCIO8 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; Y12 ; ; 7 ; VCCIO7 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; Y13 ; 133 ; 7 ; FL_ADDR[9] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; Y14 ; 148 ; 7 ; FL_WE_N ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; Y15 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; Y16 ; 154 ; 7 ; FL_ADDR[2] ; output ; 3.3-V LVTTL ; ; Column I/O ; Y ; no ; Off ; ; Y17 ; 159 ; 7 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; Y18 ; 165 ; 6 ; LEDR[6] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; Y19 ; 168 ; 6 ; LEDR[3] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; Y20 ; 169 ; 6 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; Y21 ; 178 ; 6 ; LEDG[7] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; ; Y22 ; 179 ; 6 ; LEDG[6] ; output ; 3.3-V LVTTL ; ; Row I/O ; Y ; no ; Off ; +----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+ Note: Pin directions (input, output or bidir) are based on device operating in user mode. +--------------------------------------------------------------------------------+ ; PLL Summary ; +----------------------------------+---------------------------------------------+ ; Name ; pll_lcd:vga_pll|altpll:altpll_component|pll ; +----------------------------------+---------------------------------------------+ ; SDC pin name ; vga_pll|altpll_component|pll ; ; PLL mode ; Normal ; ; Compensate clock ; clock0 ; ; Compensated input/output pins ; -- ; ; Self reset on gated loss of lock ; Off ; ; Gate lock counter ; -- ; ; Input frequency 0 ; 50.0 MHz ; ; Input frequency 1 ; -- ; ; Nominal PFD frequency ; 25.0 MHz ; ; Nominal VCO frequency ; 675.2 MHz ; ; VCO post scale ; -- ; ; VCO multiply ; -- ; ; VCO divide ; -- ; ; Freq min lock ; 37.04 MHz ; ; Freq max lock ; 74.07 MHz ; ; M VCO Tap ; 0 ; ; M Initial ; 1 ; ; M value ; 27 ; ; N value ; 2 ; ; Preserve PLL counter order ; Off ; ; PLL location ; PLL_1 ; ; Inclk0 signal ; CLOCK_50 ; ; Inclk1 signal ; -- ; ; Inclk0 signal type ; Dedicated Pin ; ; Inclk1 signal type ; -- ; +----------------------------------+---------------------------------------------+ +--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; PLL Usage ; +-----------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-------------------------------------+ ; Name ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name ; +-----------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-------------------------------------+ ; pll_lcd:vga_pll|altpll:altpll_component|_clk0 ; clock0 ; 27 ; 50 ; 27.0 MHz ; 0 (0 ps) ; 50/50 ; C0 ; 25 ; 13/12 Odd ; 1 ; 0 ; vga_pll|altpll_component|pll|clk[0] ; +-----------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-------------------------------------+ +-------------------------------------------------------------------------------+ ; Output Pin Default Load For Reported TCO ; +----------------------------------+-------+------------------------------------+ ; I/O Standard ; Load ; Termination Resistance ; +----------------------------------+-------+------------------------------------+ ; 3.3-V LVTTL ; 0 pF ; Not Available ; ; 3.3-V LVCMOS ; 0 pF ; Not Available ; ; 2.5 V ; 0 pF ; Not Available ; ; 1.8 V ; 0 pF ; Not Available ; ; 1.5 V ; 0 pF ; Not Available ; ; 3.3-V PCI ; 10 pF ; 25 Ohm (Parallel) ; ; 3.3-V PCI-X ; 10 pF ; 25 Ohm (Parallel) ; ; SSTL-2 Class I ; 0 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ; ; SSTL-2 Class II ; 0 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ; ; SSTL-18 Class I ; 0 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ; ; SSTL-18 Class II ; 0 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ; ; 1.5-V HSTL Class I ; 0 pF ; 50 Ohm (Parallel) ; ; 1.5-V HSTL Class II ; 0 pF ; 25 Ohm (Parallel) ; ; 1.8-V HSTL Class I ; 0 pF ; 50 Ohm (Parallel) ; ; 1.8-V HSTL Class II ; 0 pF ; 25 Ohm (Parallel) ; ; Differential SSTL-2 ; 0 pF ; (See SSTL-2) ; ; Differential 2.5-V SSTL Class II ; 0 pF ; (See SSTL-2 Class II) ; ; Differential 1.8-V SSTL Class I ; 0 pF ; (See 1.8-V SSTL Class I) ; ; Differential 1.8-V SSTL Class II ; 0 pF ; (See 1.8-V SSTL Class II) ; ; Differential 1.5-V HSTL Class I ; 0 pF ; (See 1.5-V HSTL Class I) ; ; Differential 1.5-V HSTL Class II ; 0 pF ; (See 1.5-V HSTL Class II) ; ; Differential 1.8-V HSTL Class I ; 0 pF ; (See 1.8-V HSTL Class I) ; ; Differential 1.8-V HSTL Class II ; 0 pF ; (See 1.8-V HSTL Class II) ; ; LVDS ; 0 pF ; 100 Ohm (Differential) ; ; mini-LVDS ; 0 pF ; 100 Ohm (Differential) ; ; RSDS ; 0 pF ; 100 Ohm (Differential) ; ; Simple RSDS ; 0 pF ; Not Available ; ; Differential LVPECL ; 0 pF ; 100 Ohm (Differential) ; +----------------------------------+-------+------------------------------------+ Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables. +------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Fitter Resource Utilization by Entity ; +----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+ ; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name ; Library Name ; +----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+ ; |DE1_vga_640 ; 559 (239) ; 264 (111) ; 0 (0) ; 45056 ; 11 ; 0 ; 0 ; 0 ; 283 ; 0 ; 295 (128) ; 18 (9) ; 246 (102) ; |DE1_vga_640 ; work ; ; |Reset_Delay:rst| ; 20 (20) ; 16 (16) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 4 (4) ; 0 (0) ; 16 (16) ; |DE1_vga_640|Reset_Delay:rst ; work ; ; |clock_module:sys_clocks| ; 93 (93) ; 45 (45) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 48 (48) ; 4 (4) ; 41 (41) ; |DE1_vga_640|clock_module:sys_clocks ; work ; ; |display_driver:vga640x480| ; 207 (207) ; 92 (92) ; 0 (0) ; 45056 ; 11 ; 0 ; 0 ; 0 ; 0 ; 0 ; 115 (115) ; 5 (5) ; 87 (87) ; |DE1_vga_640|display_driver:vga640x480 ; work ; ; |dpram_32x128:dp_ram1| ; 0 (0) ; 0 (0) ; 0 (0) ; 28672 ; 7 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; |DE1_vga_640|display_driver:vga640x480|dpram_32x128:dp_ram1 ; work ; ; |altsyncram:altsyncram_component| ; 0 (0) ; 0 (0) ; 0 (0) ; 28672 ; 7 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; |DE1_vga_640|display_driver:vga640x480|dpram_32x128:dp_ram1|altsyncram:altsyncram_component ; work ; ; |altsyncram_1io1:auto_generated| ; 0 (0) ; 0 (0) ; 0 (0) ; 28672 ; 7 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; |DE1_vga_640|display_driver:vga640x480|dpram_32x128:dp_ram1|altsyncram:altsyncram_component|altsyncram_1io1:auto_generated ; work ; ; |font_ram:font5x7| ; 0 (0) ; 0 (0) ; 0 (0) ; 16384 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; |DE1_vga_640|display_driver:vga640x480|font_ram:font5x7 ; work ; ; |altsyncram:altsyncram_component| ; 0 (0) ; 0 (0) ; 0 (0) ; 16384 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; |DE1_vga_640|display_driver:vga640x480|font_ram:font5x7|altsyncram:altsyncram_component ; work ; ; |altsyncram_bld1:auto_generated| ; 0 (0) ; 0 (0) ; 0 (0) ; 16384 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; |DE1_vga_640|display_driver:vga640x480|font_ram:font5x7|altsyncram:altsyncram_component|altsyncram_bld1:auto_generated ; work ; ; |pll_lcd:vga_pll| ; 0 (0) ; 0 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; |DE1_vga_640|pll_lcd:vga_pll ; work ; ; |altpll:altpll_component| ; 0 (0) ; 0 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; |DE1_vga_640|pll_lcd:vga_pll|altpll:altpll_component ; work ; +----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+ Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy. +----------------------------------------------------------------------------------------+ ; Delay Chain Summary ; +---------------+----------+---------------+---------------+-----------------------+-----+ ; Name ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; +---------------+----------+---------------+---------------+-----------------------+-----+ ; SD_DAT3 ; Bidir ; 0 ; 0 ; -- ; -- ; ; SD_CMD ; Bidir ; 0 ; 0 ; -- ; -- ; ; Pa10 ; Bidir ; 0 ; 0 ; -- ; -- ; ; Pa12 ; Bidir ; 0 ; 0 ; -- ; -- ; ; Pa14 ; Bidir ; 0 ; 0 ; -- ; -- ; ; Pa16 ; Bidir ; 0 ; 0 ; -- ; -- ; ; Pa18 ; Bidir ; 0 ; 0 ; -- ; -- ; ; Pa20 ; Bidir ; 0 ; 0 ; -- ; -- ; ; Pa22 ; Bidir ; 0 ; 0 ; -- ; -- ; ; Pa24 ; Bidir ; 0 ; 0 ; -- ; -- ; ; DRAM_DQ[0] ; Bidir ; 0 ; 0 ; -- ; -- ; ; DRAM_DQ[1] ; Bidir ; 0 ; 0 ; -- ; -- ; ; DRAM_DQ[2] ; Bidir ; 0 ; 0 ; -- ; -- ; ; DRAM_DQ[3] ; Bidir ; 0 ; 0 ; -- ; -- ; ; DRAM_DQ[4] ; Bidir ; 0 ; 0 ; -- ; -- ; ; DRAM_DQ[5] ; Bidir ; 0 ; 0 ; -- ; -- ; ; DRAM_DQ[6] ; Bidir ; 0 ; 0 ; -- ; -- ; ; DRAM_DQ[7] ; Bidir ; 0 ; 0 ; -- ; -- ; ; DRAM_DQ[8] ; Bidir ; 0 ; 0 ; -- ; -- ; ; DRAM_DQ[9] ; Bidir ; 0 ; 0 ; -- ; -- ; ; DRAM_DQ[10] ; Bidir ; 0 ; 0 ; -- ; -- ; ; DRAM_DQ[11] ; Bidir ; 0 ; 0 ; -- ; -- ; ; DRAM_DQ[12] ; Bidir ; 0 ; 0 ; -- ; -- ; ; DRAM_DQ[13] ; Bidir ; 0 ; 0 ; -- ; -- ; ; DRAM_DQ[14] ; Bidir ; 0 ; 0 ; -- ; -- ; ; DRAM_DQ[15] ; Bidir ; 0 ; 0 ; -- ; -- ; ; FL_DQ[0] ; Bidir ; 0 ; 0 ; -- ; -- ; ; FL_DQ[1] ; Bidir ; 0 ; 0 ; -- ; -- ; ; FL_DQ[2] ; Bidir ; 0 ; 0 ; -- ; -- ; ; FL_DQ[3] ; Bidir ; 0 ; 0 ; -- ; -- ; ; FL_DQ[4] ; Bidir ; 0 ; 0 ; -- ; -- ; ; FL_DQ[5] ; Bidir ; 0 ; 0 ; -- ; -- ; ; FL_DQ[6] ; Bidir ; 0 ; 0 ; -- ; -- ; ; FL_DQ[7] ; Bidir ; 0 ; 0 ; -- ; -- ; ; SRAM_DQ[0] ; Bidir ; 0 ; 0 ; -- ; -- ; ; SRAM_DQ[1] ; Bidir ; 0 ; 0 ; -- ; -- ; ; SRAM_DQ[2] ; Bidir ; 0 ; 0 ; -- ; -- ; ; SRAM_DQ[3] ; Bidir ; 0 ; 0 ; -- ; -- ; ; SRAM_DQ[4] ; Bidir ; 0 ; 0 ; -- ; -- ; ; SRAM_DQ[5] ; Bidir ; 0 ; 0 ; -- ; -- ; ; SRAM_DQ[6] ; Bidir ; 0 ; 0 ; -- ; -- ; ; SRAM_DQ[7] ; Bidir ; 0 ; 0 ; -- ; -- ; ; SRAM_DQ[8] ; Bidir ; 0 ; 0 ; -- ; -- ; ; SRAM_DQ[9] ; Bidir ; 0 ; 0 ; -- ; -- ; ; SRAM_DQ[10] ; Bidir ; 0 ; 0 ; -- ; -- ; ; SRAM_DQ[11] ; Bidir ; 0 ; 0 ; -- ; -- ; ; SRAM_DQ[12] ; Bidir ; 0 ; 0 ; -- ; -- ; ; SRAM_DQ[13] ; Bidir ; 0 ; 0 ; -- ; -- ; ; SRAM_DQ[14] ; Bidir ; 0 ; 0 ; -- ; -- ; ; SRAM_DQ[15] ; Bidir ; 0 ; 0 ; -- ; -- ; ; SD_DAT ; Bidir ; 0 ; 0 ; -- ; -- ; ; I2C_SDAT ; Bidir ; 0 ; 0 ; -- ; -- ; ; AUD_ADCLRCK ; Bidir ; 0 ; 0 ; -- ; -- ; ; AUD_DACLRCK ; Bidir ; 0 ; 0 ; -- ; -- ; ; AUD_BCLK ; Bidir ; 0 ; 0 ; -- ; -- ; ; CLOCK_24[0] ; Input ; 0 ; 0 ; -- ; -- ; ; CLOCK_24[1] ; Input ; 0 ; 0 ; -- ; -- ; ; CLOCK_27[0] ; Input ; 0 ; 0 ; -- ; -- ; ; CLOCK_27[1] ; Input ; 0 ; 0 ; -- ; -- ; ; EXT_CLOCK ; Input ; 0 ; 0 ; -- ; -- ; ; KEY[1] ; Input ; 0 ; 0 ; -- ; -- ; ; KEY[2] ; Input ; 0 ; 0 ; -- ; -- ; ; KEY[3] ; Input ; 0 ; 0 ; -- ; -- ; ; SW[5] ; Input ; 0 ; 0 ; -- ; -- ; ; SW[6] ; Input ; 0 ; 0 ; -- ; -- ; ; SW[7] ; Input ; 0 ; 0 ; -- ; -- ; ; SW[8] ; Input ; 0 ; 0 ; -- ; -- ; ; SW[9] ; Input ; 0 ; 0 ; -- ; -- ; ; HEX0[0] ; Output ; -- ; -- ; -- ; -- ; ; HEX0[1] ; Output ; -- ; -- ; -- ; -- ; ; HEX0[2] ; Output ; -- ; -- ; -- ; -- ; ; HEX0[3] ; Output ; -- ; -- ; -- ; -- ; ; HEX0[4] ; Output ; -- ; -- ; -- ; -- ; ; HEX0[5] ; Output ; -- ; -- ; -- ; -- ; ; HEX0[6] ; Output ; -- ; -- ; -- ; -- ; ; HEX1[0] ; Output ; -- ; -- ; -- ; -- ; ; HEX1[1] ; Output ; -- ; -- ; -- ; -- ; ; HEX1[2] ; Output ; -- ; -- ; -- ; -- ; ; HEX1[3] ; Output ; -- ; -- ; -- ; -- ; ; HEX1[4] ; Output ; -- ; -- ; -- ; -- ; ; HEX1[5] ; Output ; -- ; -- ; -- ; -- ; ; HEX1[6] ; Output ; -- ; -- ; -- ; -- ; ; HEX2[0] ; Output ; -- ; -- ; -- ; -- ; ; HEX2[1] ; Output ; -- ; -- ; -- ; -- ; ; HEX2[2] ; Output ; -- ; -- ; -- ; -- ; ; HEX2[3] ; Output ; -- ; -- ; -- ; -- ; ; HEX2[4] ; Output ; -- ; -- ; -- ; -- ; ; HEX2[5] ; Output ; -- ; -- ; -- ; -- ; ; HEX2[6] ; Output ; -- ; -- ; -- ; -- ; ; HEX3[0] ; Output ; -- ; -- ; -- ; -- ; ; HEX3[1] ; Output ; -- ; -- ; -- ; -- ; ; HEX3[2] ; Output ; -- ; -- ; -- ; -- ; ; HEX3[3] ; Output ; -- ; -- ; -- ; -- ; ; HEX3[4] ; Output ; -- ; -- ; -- ; -- ; ; HEX3[5] ; Output ; -- ; -- ; -- ; -- ; ; HEX3[6] ; Output ; -- ; -- ; -- ; -- ; ; LEDG[0] ; Output ; -- ; -- ; -- ; -- ; ; LEDG[1] ; Output ; -- ; -- ; -- ; -- ; ; LEDG[2] ; Output ; -- ; -- ; -- ; -- ; ; LEDG[3] ; Output ; -- ; -- ; -- ; -- ; ; LEDG[4] ; Output ; -- ; -- ; -- ; -- ; ; LEDG[5] ; Output ; -- ; -- ; -- ; -- ; ; LEDG[6] ; Output ; -- ; -- ; -- ; -- ; ; LEDG[7] ; Output ; -- ; -- ; -- ; -- ; ; LEDR[0] ; Output ; -- ; -- ; -- ; -- ; ; LEDR[1] ; Output ; -- ; -- ; -- ; -- ; ; LEDR[2] ; Output ; -- ; -- ; -- ; -- ; ; LEDR[3] ; Output ; -- ; -- ; -- ; -- ; ; LEDR[4] ; Output ; -- ; -- ; -- ; -- ; ; LEDR[5] ; Output ; -- ; -- ; -- ; -- ; ; LEDR[6] ; Output ; -- ; -- ; -- ; -- ; ; LEDR[7] ; Output ; -- ; -- ; -- ; -- ; ; LEDR[8] ; Output ; -- ; -- ; -- ; -- ; ; LEDR[9] ; Output ; -- ; -- ; -- ; -- ; ; UART_TXD ; Output ; -- ; -- ; -- ; -- ; ; UART_RXD ; Input ; 0 ; 0 ; -- ; -- ; ; DRAM_ADDR[0] ; Output ; -- ; -- ; -- ; -- ; ; DRAM_ADDR[1] ; Output ; -- ; -- ; -- ; -- ; ; DRAM_ADDR[2] ; Output ; -- ; -- ; -- ; -- ; ; DRAM_ADDR[3] ; Output ; -- ; -- ; -- ; -- ; ; DRAM_ADDR[4] ; Output ; -- ; -- ; -- ; -- ; ; DRAM_ADDR[5] ; Output ; -- ; -- ; -- ; -- ; ; DRAM_ADDR[6] ; Output ; -- ; -- ; -- ; -- ; ; DRAM_ADDR[7] ; Output ; -- ; -- ; -- ; -- ; ; DRAM_ADDR[8] ; Output ; -- ; -- ; -- ; -- ; ; DRAM_ADDR[9] ; Output ; -- ; -- ; -- ; -- ; ; DRAM_ADDR[10] ; Output ; -- ; -- ; -- ; -- ; ; DRAM_ADDR[11] ; Output ; -- ; -- ; -- ; -- ; ; DRAM_LDQM ; Output ; -- ; -- ; -- ; -- ; ; DRAM_UDQM ; Output ; -- ; -- ; -- ; -- ; ; DRAM_WE_N ; Output ; -- ; -- ; -- ; -- ; ; DRAM_CAS_N ; Output ; -- ; -- ; -- ; -- ; ; DRAM_RAS_N ; Output ; -- ; -- ; -- ; -- ; ; DRAM_CS_N ; Output ; -- ; -- ; -- ; -- ; ; DRAM_BA_0 ; Output ; -- ; -- ; -- ; -- ; ; DRAM_BA_1 ; Output ; -- ; -- ; -- ; -- ; ; DRAM_CLK ; Output ; -- ; -- ; -- ; -- ; ; DRAM_CKE ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[0] ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[1] ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[2] ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[3] ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[4] ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[5] ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[6] ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[7] ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[8] ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[9] ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[10] ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[11] ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[12] ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[13] ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[14] ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[15] ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[16] ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[17] ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[18] ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[19] ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[20] ; Output ; -- ; -- ; -- ; -- ; ; FL_ADDR[21] ; Output ; -- ; -- ; -- ; -- ; ; FL_WE_N ; Output ; -- ; -- ; -- ; -- ; ; FL_RST_N ; Output ; -- ; -- ; -- ; -- ; ; FL_OE_N ; Output ; -- ; -- ; -- ; -- ; ; FL_CE_N ; Output ; -- ; -- ; -- ; -- ; ; SRAM_ADDR[0] ; Output ; -- ; -- ; -- ; -- ; ; SRAM_ADDR[1] ; Output ; -- ; -- ; -- ; -- ; ; SRAM_ADDR[2] ; Output ; -- ; -- ; -- ; -- ; ; SRAM_ADDR[3] ; Output ; -- ; -- ; -- ; -- ; ; SRAM_ADDR[4] ; Output ; -- ; -- ; -- ; -- ; ; SRAM_ADDR[5] ; Output ; -- ; -- ; -- ; -- ; ; SRAM_ADDR[6] ; Output ; -- ; -- ; -- ; -- ; ; SRAM_ADDR[7] ; Output ; -- ; -- ; -- ; -- ; ; SRAM_ADDR[8] ; Output ; -- ; -- ; -- ; -- ; ; SRAM_ADDR[9] ; Output ; -- ; -- ; -- ; -- ; ; SRAM_ADDR[10] ; Output ; -- ; -- ; -- ; -- ; ; SRAM_ADDR[11] ; Output ; -- ; -- ; -- ; -- ; ; SRAM_ADDR[12] ; Output ; -- ; -- ; -- ; -- ; ; SRAM_ADDR[13] ; Output ; -- ; -- ; -- ; -- ; ; SRAM_ADDR[14] ; Output ; -- ; -- ; -- ; -- ; ; SRAM_ADDR[15] ; Output ; -- ; -- ; -- ; -- ; ; SRAM_ADDR[16] ; Output ; -- ; -- ; -- ; -- ; ; SRAM_ADDR[17] ; Output ; -- ; -- ; -- ; -- ; ; SRAM_UB_N ; Output ; -- ; -- ; -- ; -- ; ; SRAM_LB_N ; Output ; -- ; -- ; -- ; -- ; ; SRAM_WE_N ; Output ; -- ; -- ; -- ; -- ; ; SRAM_CE_N ; Output ; -- ; -- ; -- ; -- ; ; SRAM_OE_N ; Output ; -- ; -- ; -- ; -- ; ; SD_CLK ; Output ; -- ; -- ; -- ; -- ; ; TDI ; Input ; 0 ; 0 ; -- ; -- ; ; TCK ; Input ; 0 ; 0 ; -- ; -- ; ; TCS ; Input ; 0 ; 0 ; -- ; -- ; ; TDO ; Output ; -- ; -- ; -- ; -- ; ; I2C_SCLK ; Output ; -- ; -- ; -- ; -- ; ; PS2_DAT ; Input ; 0 ; 0 ; -- ; -- ; ; PS2_CLK ; Input ; 0 ; 0 ; -- ; -- ; ; VGA_HS ; Output ; -- ; -- ; -- ; -- ; ; VGA_VS ; Output ; -- ; -- ; -- ; -- ; ; VGA_R[0] ; Output ; -- ; -- ; -- ; -- ; ; VGA_R[1] ; Output ; -- ; -- ; -- ; -- ; ; VGA_R[2] ; Output ; -- ; -- ; -- ; -- ; ; VGA_R[3] ; Output ; -- ; -- ; -- ; -- ; ; VGA_G[0] ; Output ; -- ; -- ; -- ; -- ; ; VGA_G[1] ; Output ; -- ; -- ; -- ; -- ; ; VGA_G[2] ; Output ; -- ; -- ; -- ; -- ; ; VGA_G[3] ; Output ; -- ; -- ; -- ; -- ; ; VGA_B[0] ; Output ; -- ; -- ; -- ; -- ; ; VGA_B[1] ; Output ; -- ; -- ; -- ; -- ; ; VGA_B[2] ; Output ; -- ; -- ; -- ; -- ; ; VGA_B[3] ; Output ; -- ; -- ; -- ; -- ; ; AUD_ADCDAT ; Input ; 0 ; 0 ; -- ; -- ; ; AUD_DACDAT ; Output ; -- ; -- ; -- ; -- ; ; AUD_XCK ; Output ; -- ; -- ; -- ; -- ; ; Pa0 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa1 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa2 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa3 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa4 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa5 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa6 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa7 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa8 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa9 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa11 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa13 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa15 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa17 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa19 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa21 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa23 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa25 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa26 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa27 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa28 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa29 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa30 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa31 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa32 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa33 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa34 ; Input ; 0 ; 0 ; -- ; -- ; ; Pa35 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb0 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb1 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb2 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb3 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb4 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb5 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb6 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb7 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb8 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb9 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb10 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb11 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb12 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb13 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb14 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb15 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb16 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb17 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb18 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb19 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb20 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb21 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb22 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb23 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb24 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb25 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb26 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb27 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb28 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb29 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb30 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb31 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb32 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb33 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb34 ; Input ; 0 ; 0 ; -- ; -- ; ; Pb35 ; Input ; 0 ; 0 ; -- ; -- ; ; CLOCK_50 ; Input ; -- ; -- ; -- ; -- ; ; KEY[0] ; Input ; 6 ; 6 ; -- ; -- ; ; SW[1] ; Input ; 0 ; 0 ; -- ; -- ; ; SW[2] ; Input ; 0 ; 0 ; -- ; -- ; ; SW[4] ; Input ; 0 ; 0 ; -- ; -- ; ; SW[0] ; Input ; 0 ; 0 ; -- ; -- ; ; SW[3] ; Input ; 0 ; 0 ; -- ; -- ; +---------------+----------+---------------+---------------+-----------------------+-----+ +------------------------------------------------------+ ; Pad To Core Delay Chain Fanout ; +------------------------+-------------------+---------+ ; Source Pin / Fanout ; Pad To Core Index ; Setting ; +------------------------+-------------------+---------+ ; SD_DAT3 ; ; ; ; SD_CMD ; ; ; ; Pa10 ; ; ; ; Pa12 ; ; ; ; Pa14 ; ; ; ; Pa16 ; ; ; ; Pa18 ; ; ; ; Pa20 ; ; ; ; Pa22 ; ; ; ; Pa24 ; ; ; ; DRAM_DQ[0] ; ; ; ; DRAM_DQ[1] ; ; ; ; DRAM_DQ[2] ; ; ; ; DRAM_DQ[3] ; ; ; ; DRAM_DQ[4] ; ; ; ; DRAM_DQ[5] ; ; ; ; DRAM_DQ[6] ; ; ; ; DRAM_DQ[7] ; ; ; ; DRAM_DQ[8] ; ; ; ; DRAM_DQ[9] ; ; ; ; DRAM_DQ[10] ; ; ; ; DRAM_DQ[11] ; ; ; ; DRAM_DQ[12] ; ; ; ; DRAM_DQ[13] ; ; ; ; DRAM_DQ[14] ; ; ; ; DRAM_DQ[15] ; ; ; ; FL_DQ[0] ; ; ; ; FL_DQ[1] ; ; ; ; FL_DQ[2] ; ; ; ; FL_DQ[3] ; ; ; ; FL_DQ[4] ; ; ; ; FL_DQ[5] ; ; ; ; FL_DQ[6] ; ; ; ; FL_DQ[7] ; ; ; ; SRAM_DQ[0] ; ; ; ; SRAM_DQ[1] ; ; ; ; SRAM_DQ[2] ; ; ; ; SRAM_DQ[3] ; ; ; ; SRAM_DQ[4] ; ; ; ; SRAM_DQ[5] ; ; ; ; SRAM_DQ[6] ; ; ; ; SRAM_DQ[7] ; ; ; ; SRAM_DQ[8] ; ; ; ; SRAM_DQ[9] ; ; ; ; SRAM_DQ[10] ; ; ; ; SRAM_DQ[11] ; ; ; ; SRAM_DQ[12] ; ; ; ; SRAM_DQ[13] ; ; ; ; SRAM_DQ[14] ; ; ; ; SRAM_DQ[15] ; ; ; ; SD_DAT ; ; ; ; I2C_SDAT ; ; ; ; AUD_ADCLRCK ; ; ; ; AUD_DACLRCK ; ; ; ; AUD_BCLK ; ; ; ; CLOCK_24[0] ; ; ; ; CLOCK_24[1] ; ; ; ; CLOCK_27[0] ; ; ; ; CLOCK_27[1] ; ; ; ; EXT_CLOCK ; ; ; ; KEY[1] ; ; ; ; KEY[2] ; ; ; ; KEY[3] ; ; ; ; SW[5] ; ; ; ; SW[6] ; ; ; ; SW[7] ; ; ; ; SW[8] ; ; ; ; SW[9] ; ; ; ; UART_RXD ; ; ; ; TDI ; ; ; ; TCK ; ; ; ; TCS ; ; ; ; PS2_DAT ; ; ; ; PS2_CLK ; ; ; ; AUD_ADCDAT ; ; ; ; Pa0 ; ; ; ; Pa1 ; ; ; ; Pa2 ; ; ; ; Pa3 ; ; ; ; Pa4 ; ; ; ; Pa5 ; ; ; ; Pa6 ; ; ; ; Pa7 ; ; ; ; Pa8 ; ; ; ; Pa9 ; ; ; ; Pa11 ; ; ; ; Pa13 ; ; ; ; Pa15 ; ; ; ; Pa17 ; ; ; ; Pa19 ; ; ; ; Pa21 ; ; ; ; Pa23 ; ; ; ; Pa25 ; ; ; ; Pa26 ; ; ; ; Pa27 ; ; ; ; Pa28 ; ; ; ; Pa29 ; ; ; ; Pa30 ; ; ; ; Pa31 ; ; ; ; Pa32 ; ; ; ; Pa33 ; ; ; ; Pa34 ; ; ; ; Pa35 ; ; ; ; Pb0 ; ; ; ; Pb1 ; ; ; ; Pb2 ; ; ; ; Pb3 ; ; ; ; Pb4 ; ; ; ; Pb5 ; ; ; ; Pb6 ; ; ; ; Pb7 ; ; ; ; Pb8 ; ; ; ; Pb9 ; ; ; ; Pb10 ; ; ; ; Pb11 ; ; ; ; Pb12 ; ; ; ; Pb13 ; ; ; ; Pb14 ; ; ; ; Pb15 ; ; ; ; Pb16 ; ; ; ; Pb17 ; ; ; ; Pb18 ; ; ; ; Pb19 ; ; ; ; Pb20 ; ; ; ; Pb21 ; ; ; ; Pb22 ; ; ; ; Pb23 ; ; ; ; Pb24 ; ; ; ; Pb25 ; ; ; ; Pb26 ; ; ; ; Pb27 ; ; ; ; Pb28 ; ; ; ; Pb29 ; ; ; ; Pb30 ; ; ; ; Pb31 ; ; ; ; Pb32 ; ; ; ; Pb33 ; ; ; ; Pb34 ; ; ; ; Pb35 ; ; ; ; CLOCK_50 ; ; ; ; KEY[0] ; ; ; ; - Selector12~2 ; 1 ; 6 ; ; - Selector11~0 ; 1 ; 6 ; ; - Selector10~3 ; 1 ; 6 ; ; - ram_adr[4]~122 ; 1 ; 6 ; ; - Selector27~2 ; 1 ; 6 ; ; - ascii_reg[0]~45 ; 1 ; 6 ; ; - ascii_ena~8 ; 1 ; 6 ; ; - ram_state_ena~7 ; 1 ; 6 ; ; - Selector26~1 ; 1 ; 6 ; ; - Selector27~3 ; 1 ; 6 ; ; SW[1] ; ; ; ; SW[2] ; ; ; ; SW[4] ; ; ; ; SW[0] ; ; ; ; SW[3] ; ; ; +------------------------+-------------------+---------+ +----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Control Signals ; +-----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+ ; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ; +-----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+ ; CLOCK_50 ; PIN_L1 ; 10 ; Clock ; yes ; Global Clock ; GCLK2 ; -- ; ; CLOCK_50 ; PIN_L1 ; 6 ; Clock ; no ; -- ; -- ; -- ; ; Reset_Delay:rst|Equal0~3 ; LCCOMB_X36_Y18_N30 ; 12 ; Clock enable ; no ; -- ; -- ; -- ; ; Reset_Delay:rst|oRESET ; LCFF_X37_Y18_N17 ; 64 ; Clock enable ; no ; -- ; -- ; -- ; ; Reset_Delay:rst|pre_cnt[2] ; LCFF_X49_Y14_N31 ; 13 ; Clock ; yes ; Global Clock ; GCLK5 ; -- ; ; always1~4 ; LCCOMB_X46_Y12_N10 ; 8 ; Clock enable ; no ; -- ; -- ; -- ; ; ascii_reg[0]~46 ; LCCOMB_X40_Y11_N26 ; 1 ; Clock enable ; no ; -- ; -- ; -- ; ; bin_lcd[3]~24 ; LCCOMB_X42_Y11_N0 ; 4 ; Clock enable ; no ; -- ; -- ; -- ; ; clock_module:sys_clocks|clk_100ms ; LCFF_X49_Y14_N7 ; 19 ; Clock ; yes ; Global Clock ; GCLK6 ; -- ; ; clock_module:sys_clocks|clk_10ms ; LCFF_X3_Y13_N19 ; 8 ; Clock ; yes ; Global Clock ; GCLK0 ; -- ; ; clock_module:sys_clocks|clk_10us ; LCFF_X25_Y2_N1 ; 23 ; Clock ; yes ; Global Clock ; GCLK15 ; -- ; ; clock_module:sys_clocks|clk_1s ; LCFF_X1_Y13_N9 ; 24 ; Clock ; yes ; Global Clock ; GCLK1 ; -- ; ; digitb[3]~16 ; LCCOMB_X43_Y12_N26 ; 4 ; Clock enable ; no ; -- ; -- ; -- ; ; digitc[3]~26 ; LCCOMB_X43_Y12_N30 ; 4 ; Clock enable ; no ; -- ; -- ; -- ; ; digitd[2]~24 ; LCCOMB_X46_Y12_N12 ; 4 ; Clock enable ; no ; -- ; -- ; -- ; ; digite[3]~59 ; LCCOMB_X46_Y12_N18 ; 4 ; Clock enable ; no ; -- ; -- ; -- ; ; digitf[0]~46 ; LCCOMB_X46_Y12_N16 ; 4 ; Clock enable ; no ; -- ; -- ; -- ; ; display_driver:vga640x480|LessThan1~3 ; LCCOMB_X39_Y15_N28 ; 12 ; Sync. clear ; no ; -- ; -- ; -- ; ; display_driver:vga640x480|LessThan2~0 ; LCCOMB_X39_Y16_N28 ; 13 ; Sync. clear ; no ; -- ; -- ; -- ; ; display_driver:vga640x480|char_pnt[0]~110 ; LCCOMB_X38_Y17_N22 ; 7 ; Clock enable ; no ; -- ; -- ; -- ; ; display_driver:vga640x480|char_pnt[7]~113 ; LCCOMB_X38_Y17_N20 ; 5 ; Clock enable ; no ; -- ; -- ; -- ; ; display_driver:vga640x480|h_dot_reg[7]~25 ; LCCOMB_X40_Y18_N24 ; 7 ; Clock enable ; no ; -- ; -- ; -- ; ; display_driver:vga640x480|h_flag_dot~8 ; LCCOMB_X37_Y15_N22 ; 2 ; Clock enable ; no ; -- ; -- ; -- ; ; display_driver:vga640x480|h_state~33 ; LCCOMB_X38_Y15_N2 ; 2 ; Clock enable ; no ; -- ; -- ; -- ; ; display_driver:vga640x480|v_dot_cnt[0]~42 ; LCCOMB_X39_Y17_N26 ; 6 ; Clock enable ; no ; -- ; -- ; -- ; ; display_driver:vga640x480|v_dot_cnt[5]~40 ; LCCOMB_X39_Y17_N16 ; 6 ; Sync. clear ; no ; -- ; -- ; -- ; ; display_driver:vga640x480|v_dot_pix[1]~32 ; LCCOMB_X39_Y15_N20 ; 6 ; Sync. clear ; no ; -- ; -- ; -- ; ; display_driver:vga640x480|v_dot_pix[5]~33 ; LCCOMB_X39_Y15_N22 ; 6 ; Clock enable ; no ; -- ; -- ; -- ; ; display_driver:vga640x480|v_flag_dot~7 ; LCCOMB_X40_Y16_N22 ; 2 ; Clock enable ; no ; -- ; -- ; -- ; ; display_driver:vga640x480|v_pixel_cnt[0]~30 ; LCCOMB_X39_Y15_N0 ; 11 ; Clock enable ; no ; -- ; -- ; -- ; ; led_reg[4]~15 ; LCCOMB_X47_Y8_N16 ; 15 ; Clock enable ; no ; -- ; -- ; -- ; ; pll_lcd:vga_pll|altpll:altpll_component|_clk0 ; PLL_1 ; 174 ; Clock ; yes ; Global Clock ; GCLK3 ; -- ; ; ram_adr[4]~125 ; LCCOMB_X42_Y13_N8 ; 4 ; Clock enable ; no ; -- ; -- ; -- ; ; ram_adr[8]~127 ; LCCOMB_X42_Y13_N26 ; 5 ; Clock enable ; no ; -- ; -- ; -- ; ; ram_data[5]~17 ; LCCOMB_X39_Y12_N0 ; 7 ; Clock enable ; no ; -- ; -- ; -- ; ; ram_state.1010 ; LCFF_X47_Y8_N1 ; 37 ; Sync. load ; no ; -- ; -- ; -- ; ; ram_state_ena ; LCFF_X39_Y12_N19 ; 34 ; Clock enable ; no ; -- ; -- ; -- ; ; ram_wr ; LCFF_X39_Y12_N5 ; 8 ; Write enable ; no ; -- ; -- ; -- ; +-----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+ +--------------------------------------------------------------------------------------------------------------------------------------------------+ ; Global & Other Fast Signals ; +-----------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+ ; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ; +-----------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+ ; CLOCK_50 ; PIN_L1 ; 10 ; Global Clock ; GCLK2 ; -- ; ; Reset_Delay:rst|pre_cnt[2] ; LCFF_X49_Y14_N31 ; 13 ; Global Clock ; GCLK5 ; -- ; ; clock_module:sys_clocks|clk_100ms ; LCFF_X49_Y14_N7 ; 19 ; Global Clock ; GCLK6 ; -- ; ; clock_module:sys_clocks|clk_10ms ; LCFF_X3_Y13_N19 ; 8 ; Global Clock ; GCLK0 ; -- ; ; clock_module:sys_clocks|clk_10us ; LCFF_X25_Y2_N1 ; 23 ; Global Clock ; GCLK15 ; -- ; ; clock_module:sys_clocks|clk_1s ; LCFF_X1_Y13_N9 ; 24 ; Global Clock ; GCLK1 ; -- ; ; pll_lcd:vga_pll|altpll:altpll_component|_clk0 ; PLL_1 ; 174 ; Global Clock ; GCLK3 ; -- ; +-----------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+ +-------------------------------------------------------+ ; Non-Global High Fan-Out Signals ; +---------------------------------------------+---------+ ; Name ; Fan-Out ; +---------------------------------------------+---------+ ; Reset_Delay:rst|oRESET ; 64 ; ; ram_state.1010 ; 37 ; ; ram_state_ena ; 34 ; ; ram_state.1000 ; 23 ; ; display_driver:vga640x480|h_state.10 ; 18 ; ; ram_adr[1] ; 17 ; ; led_reg[4]~15 ; 15 ; ; ram_state.0111 ; 14 ; ; ram_state.0000 ; 14 ; ; ram_adr[2] ; 13 ; ; display_driver:vga640x480|LessThan2~0 ; 13 ; ; ram_state.1001 ; 12 ; ; ram_adr[11] ; 12 ; ; ram_adr[10] ; 12 ; ; ram_adr[0] ; 12 ; ; Reset_Delay:rst|Equal0~3 ; 12 ; ; display_driver:vga640x480|LessThan1~3 ; 12 ; ; ram_adr[9] ; 12 ; ; ram_adr[8] ; 12 ; ; ram_adr[7] ; 12 ; ; ram_adr[6] ; 11 ; ; ram_adr[5] ; 11 ; ; ram_adr[4] ; 11 ; ; ram_adr[3] ; 11 ; ; display_driver:vga640x480|h_dot_pix~6 ; 11 ; ; display_driver:vga640x480|v_pixel_cnt[0]~30 ; 11 ; ; KEY[0] ; 10 ; ; ram_state.0110 ; 10 ; ; display_driver:vga640x480|Add6~14 ; 10 ; ; display_driver:vga640x480|always0~16 ; 9 ; ; ram_state.0001 ; 9 ; ; ram_state.0011 ; 9 ; ; ram_state.0100 ; 9 ; ; wr_state.01 ; 9 ; ; display_driver:vga640x480|char_pnt[11] ; 9 ; ; display_driver:vga640x480|char_pnt[10] ; 9 ; ; display_driver:vga640x480|char_pnt[9] ; 9 ; ; display_driver:vga640x480|char_pnt[8] ; 9 ; ; display_driver:vga640x480|char_pnt[7] ; 9 ; ; display_driver:vga640x480|char_pnt[6] ; 9 ; ; display_driver:vga640x480|char_pnt[5] ; 9 ; ; display_driver:vga640x480|char_pnt[4] ; 9 ; ; display_driver:vga640x480|char_pnt[3] ; 9 ; ; display_driver:vga640x480|char_pnt[2] ; 9 ; ; display_driver:vga640x480|char_pnt[1] ; 9 ; ; display_driver:vga640x480|char_pnt[0] ; 9 ; ; display_driver:vga640x480|h_state.11 ; 9 ; ; display_driver:vga640x480|char_pnt[4]~106 ; 9 ; ; display_driver:vga640x480|h_dot_pix[0] ; 9 ; ; display_driver:vga640x480|LessThan4~0 ; 9 ; +---------------------------------------------+---------+ +--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Fitter RAM Summary ; +--------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------+-------------------------------------------------------------------------------------------+ ; Name ; Type ; Mode ; Clock Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF ; Location ; +--------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------+-------------------------------------------------------------------------------------------+ ; display_driver:vga640x480|dpram_32x128:dp_ram1|altsyncram:altsyncram_component|altsyncram_1io1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 4096 ; 8 ; 4096 ; 8 ; yes ; no ; yes ; yes ; 32768 ; 4096 ; 7 ; 4096 ; 7 ; 28672 ; 7 ; None ; M4K_X41_Y14, M4K_X41_Y17, M4K_X41_Y15, M4K_X17_Y16, M4K_X17_Y17, M4K_X41_Y13, M4K_X41_Y16 ; ; display_driver:vga640x480|font_ram:font5x7|altsyncram:altsyncram_component|altsyncram_bld1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Dual Clocks ; 2048 ; 8 ; -- ; -- ; yes ; yes ; -- ; -- ; 16384 ; 2048 ; 8 ; -- ; -- ; 16384 ; 4 ; font_rom16.hex ; M4K_X41_Y20, M4K_X41_Y19, M4K_X41_Y21, M4K_X41_Y18 ; +--------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------+-------------------------------------------------------------------------------------------+ Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section. +-----------------------------------------------------+ ; Interconnect Usage Summary ; +----------------------------+------------------------+ ; Interconnect Resource Type ; Usage ; +----------------------------+------------------------+ ; Block interconnects ; 735 / 54,004 ( 1 % ) ; ; C16 interconnects ; 7 / 2,100 ( < 1 % ) ; ; C4 interconnects ; 254 / 36,000 ( < 1 % ) ; ; Direct links ; 218 / 54,004 ( < 1 % ) ; ; Global clocks ; 7 / 16 ( 44 % ) ; ; Local interconnects ; 387 / 18,752 ( 2 % ) ; ; R24 interconnects ; 24 / 1,900 ( 1 % ) ; ; R4 interconnects ; 430 / 46,920 ( < 1 % ) ; +----------------------------+------------------------+ +----------------------------------------------------------------------------+ ; LAB Logic Elements ; +---------------------------------------------+------------------------------+ ; Number of Logic Elements (Average = 12.70) ; Number of LABs (Total = 44) ; +---------------------------------------------+------------------------------+ ; 1 ; 2 ; ; 2 ; 1 ; ; 3 ; 1 ; ; 4 ; 1 ; ; 5 ; 0 ; ; 6 ; 1 ; ; 7 ; 1 ; ; 8 ; 1 ; ; 9 ; 1 ; ; 10 ; 2 ; ; 11 ; 0 ; ; 12 ; 3 ; ; 13 ; 2 ; ; 14 ; 4 ; ; 15 ; 4 ; ; 16 ; 20 ; +---------------------------------------------+------------------------------+ +-------------------------------------------------------------------+ ; LAB-wide Signals ; +------------------------------------+------------------------------+ ; LAB-wide Signals (Average = 1.39) ; Number of LABs (Total = 44) ; +------------------------------------+------------------------------+ ; 1 Clock ; 33 ; ; 1 Clock enable ; 15 ; ; 2 Clock enables ; 4 ; ; 2 Clocks ; 9 ; +------------------------------------+------------------------------+ +-----------------------------------------------------------------------------+ ; LAB Signals Sourced ; +----------------------------------------------+------------------------------+ ; Number of Signals Sourced (Average = 18.32) ; Number of LABs (Total = 44) ; +----------------------------------------------+------------------------------+ ; 0 ; 0 ; ; 1 ; 1 ; ; 2 ; 1 ; ; 3 ; 1 ; ; 4 ; 0 ; ; 5 ; 0 ; ; 6 ; 1 ; ; 7 ; 1 ; ; 8 ; 1 ; ; 9 ; 2 ; ; 10 ; 0 ; ; 11 ; 0 ; ; 12 ; 1 ; ; 13 ; 2 ; ; 14 ; 0 ; ; 15 ; 1 ; ; 16 ; 1 ; ; 17 ; 0 ; ; 18 ; 5 ; ; 19 ; 3 ; ; 20 ; 6 ; ; 21 ; 2 ; ; 22 ; 3 ; ; 23 ; 0 ; ; 24 ; 3 ; ; 25 ; 3 ; ; 26 ; 1 ; ; 27 ; 2 ; ; 28 ; 1 ; ; 29 ; 0 ; ; 30 ; 0 ; ; 31 ; 2 ; +----------------------------------------------+------------------------------+ +--------------------------------------------------------------------------------+ ; LAB Signals Sourced Out ; +-------------------------------------------------+------------------------------+ ; Number of Signals Sourced Out (Average = 7.09) ; Number of LABs (Total = 44) ; +-------------------------------------------------+------------------------------+ ; 0 ; 0 ; ; 1 ; 5 ; ; 2 ; 4 ; ; 3 ; 4 ; ; 4 ; 0 ; ; 5 ; 4 ; ; 6 ; 3 ; ; 7 ; 3 ; ; 8 ; 1 ; ; 9 ; 7 ; ; 10 ; 2 ; ; 11 ; 3 ; ; 12 ; 5 ; ; 13 ; 1 ; ; 14 ; 0 ; ; 15 ; 1 ; ; 16 ; 1 ; +-------------------------------------------------+------------------------------+ +-----------------------------------------------------------------------------+ ; LAB Distinct Inputs ; +----------------------------------------------+------------------------------+ ; Number of Distinct Inputs (Average = 10.43) ; Number of LABs (Total = 44) ; +----------------------------------------------+------------------------------+ ; 0 ; 0 ; ; 1 ; 1 ; ; 2 ; 3 ; ; 3 ; 3 ; ; 4 ; 1 ; ; 5 ; 3 ; ; 6 ; 2 ; ; 7 ; 1 ; ; 8 ; 2 ; ; 9 ; 2 ; ; 10 ; 3 ; ; 11 ; 0 ; ; 12 ; 6 ; ; 13 ; 2 ; ; 14 ; 4 ; ; 15 ; 3 ; ; 16 ; 1 ; ; 17 ; 0 ; ; 18 ; 1 ; ; 19 ; 0 ; ; 20 ; 2 ; ; 21 ; 1 ; ; 22 ; 1 ; ; 23 ; 0 ; ; 24 ; 0 ; ; 25 ; 1 ; +----------------------------------------------+------------------------------+ +-------------------------------------------------------------------------+ ; Fitter Device Options ; +----------------------------------------------+--------------------------+ ; Option ; Setting ; +----------------------------------------------+--------------------------+ ; Enable user-supplied start-up clock (CLKUSR) ; Off ; ; Enable device-wide reset (DEV_CLRn) ; Off ; ; Enable device-wide output enable (DEV_OE) ; Off ; ; Enable INIT_DONE output ; Off ; ; Configuration scheme ; Active Serial ; ; Error detection CRC ; Off ; ; nCEO ; As output driving ground ; ; ASDO,nCSO ; As input tri-stated ; ; Reserve all unused pins ; As output driving ground ; ; Base pin-out file on sameframe device ; Off ; +----------------------------------------------+--------------------------+ +------------------------------------+ ; Operating Settings and Conditions ; +---------------------------+--------+ ; Setting ; Value ; +---------------------------+--------+ ; Nominal Core Voltage ; 1.20 V ; ; Low Junction Temperature ; 0 °C ; ; High Junction Temperature ; 85 °C ; +---------------------------+--------+ +------------------------------------------------------------+ ; Estimated Delay Added for Hold Timing ; +-----------------+----------------------+-------------------+ ; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ; +-----------------+----------------------+-------------------+ +-----------------+ ; Fitter Messages ; +-----------------+ Info: ******************************************************************* Info: Running Quartus II 64-Bit Fitter Info: Version 9.0 Build 132 02/25/2009 SJ Full Version Info: Processing started: Sat May 09 05:18:44 2009 Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DE1_vga_640 -c DE1_vga_640 Info: Parallel compilation is enabled and will use 4 of the 4 processors detected Info: Selected device EP2C20F484C7 for design "DE1_vga_640" Info: Implemented PLL "pll_lcd:vga_pll|altpll:altpll_component|pll" as Cyclone II PLL type Info: Implementing clock multiplication of 27, clock division of 50, and phase shift of 0 degrees (0 ps) for pll_lcd:vga_pll|altpll:altpll_component|_clk0 port Info: Found following RAM instances in design that are actually implemented ROM function because the write is always disabled Info: Atom "display_driver:vga640x480|font_ram:font5x7|altsyncram:altsyncram_component|altsyncram_bld1:auto_generated|ram_block1a7" is instantiated as RAM, but it actually implements ROM function because the write is always disabled Info: Atom "display_driver:vga640x480|font_ram:font5x7|altsyncram:altsyncram_component|altsyncram_bld1:auto_generated|ram_block1a6" is instantiated as RAM, but it actually implements ROM function because the write is always disabled Info: Atom "display_driver:vga640x480|font_ram:font5x7|altsyncram:altsyncram_component|altsyncram_bld1:auto_generated|ram_block1a5" is instantiated as RAM, but it actually implements ROM function because the write is always disabled Info: Atom "display_driver:vga640x480|font_ram:font5x7|altsyncram:altsyncram_component|altsyncram_bld1:auto_generated|ram_block1a4" is instantiated as RAM, but it actually implements ROM function because the write is always disabled Info: Atom "display_driver:vga640x480|font_ram:font5x7|altsyncram:altsyncram_component|altsyncram_bld1:auto_generated|ram_block1a3" is instantiated as RAM, but it actually implements ROM function because the write is always disabled Info: Atom "display_driver:vga640x480|font_ram:font5x7|altsyncram:altsyncram_component|altsyncram_bld1:auto_generated|ram_block1a2" is instantiated as RAM, but it actually implements ROM function because the write is always disabled Info: Atom "display_driver:vga640x480|font_ram:font5x7|altsyncram:altsyncram_component|altsyncram_bld1:auto_generated|ram_block1a1" is instantiated as RAM, but it actually implements ROM function because the write is always disabled Info: Atom "display_driver:vga640x480|font_ram:font5x7|altsyncram:altsyncram_component|altsyncram_bld1:auto_generated|ram_block1a0" is instantiated as RAM, but it actually implements ROM function because the write is always disabled Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices Info: Device EP2C15AF484C7 is compatible Info: Device EP2C35F484C7 is compatible Info: Device EP2C50F484C7 is compatible Info: Fitter converted 3 user pins into dedicated programming pins Info: Pin ~ASDO~ is reserved at location C4 Info: Pin ~nCSO~ is reserved at location C3 Info: Pin ~LVDS91p/nCEO~ is reserved at location W20 Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements. Warning: No exact pin location assignment(s) for 5 pins of 283 total pins Info: Pin SD_DAT3 not assigned to an exact location on the device Info: Pin SD_CMD not assigned to an exact location on the device Info: Pin SD_DAT not assigned to an exact location on the device Info: Pin FL_CE_N not assigned to an exact location on the device Info: Pin SD_CLK not assigned to an exact location on the device Info: Fitter is using the Classic Timing Analyzer Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements Info: Automatically promoted node CLOCK_50 (placed in PIN L1 (CLK0, LVDSCLK0p, Input)) Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2 Info: Following destination nodes may be non-global or may not use global or regional clocks Info: Destination node clock_module:sys_clocks|clk_100ms Info: Destination node clock_module:sys_clocks|clk_10us Info: Destination node clock_module:sys_clocks|clk_10ms Info: Destination node clock_module:sys_clocks|clk_1s Info: Automatically promoted node pll_lcd:vga_pll|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1) Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3 Info: Automatically promoted node clock_module:sys_clocks|clk_1s Info: Automatically promoted destinations to use location or clock signal Global Clock Info: Automatically promoted node clock_module:sys_clocks|clk_10us Info: Automatically promoted destinations to use location or clock signal Global Clock Info: Automatically promoted node clock_module:sys_clocks|clk_100ms Info: Automatically promoted destinations to use location or clock signal Global Clock Info: Automatically promoted node Reset_Delay:rst|pre_cnt[2] Info: Automatically promoted destinations to use location or clock signal Global Clock Info: Following destination nodes may be non-global or may not use global or regional clocks Info: Destination node Reset_Delay:rst|pre_cnt[2]~0 Info: Automatically promoted node clock_module:sys_clocks|clk_10ms Info: Automatically promoted destinations to use location or clock signal Global Clock Info: Following destination nodes may be non-global or may not use global or regional clocks Info: Destination node clk_10ms_reg[0] Info: Starting register packing Info: Finished register packing Extra Info: Packed 15 registers into blocks of type EC Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement Info: Number of I/O pins in group: 5 (unused VREF, 3.3V VCCIO, 0 input, 2 output, 3 bidirectional) Info: I/O standards used: 3.3-V LVTTL. Info: I/O bank details before I/O pin placement Info: Statistics of I/O banks Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 40 total pin(s) used -- 1 pins available Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 32 total pin(s) used -- 1 pins available Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 28 total pin(s) used -- 15 pins available Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 38 total pin(s) used -- 2 pins available Info: I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 36 total pin(s) used -- 3 pins available Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 31 total pin(s) used -- 5 pins available Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 35 total pin(s) used -- 5 pins available Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 41 total pin(s) used -- 2 pins available Info: Fitter preparation operations ending: elapsed time is 00:00:01 Info: Fitter placement preparation operations beginning Info: Fitter placement preparation operations ending: elapsed time is 00:00:00 Info: Fitter placement operations beginning Info: Fitter placement was successful Info: Fitter placement operations ending: elapsed time is 00:00:02 Info: Slack time is -4.396 ns between source register "leddisp_reg[0]" and destination register "led_reg[0]" Info: + Largest register to register requirement is -3.329 ns Info: Shortest clock path from clock "pll_lcd:vga_pll|altpll:altpll_component|_clk0" to destination register is 2.512 ns Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'pll_lcd:vga_pll|altpll:altpll_component|_clk0' Info: 2: + IC(0.922 ns) + CELL(0.000 ns) = 0.922 ns; Loc. = Unassigned; Fanout = 471; COMB Node = 'pll_lcd:vga_pll|altpll:altpll_component|_clk0~clkctrl' Info: 3: + IC(0.988 ns) + CELL(0.602 ns) = 2.512 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'led_reg[0]' Info: Total cell delay = 0.602 ns ( 23.96 % ) Info: Total interconnect delay = 1.910 ns ( 76.04 % ) Info: Longest clock path from clock "pll_lcd:vga_pll|altpll:altpll_component|_clk0" to destination register is 2.512 ns Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'pll_lcd:vga_pll|altpll:altpll_component|_clk0' Info: 2: + IC(0.922 ns) + CELL(0.000 ns) = 0.922 ns; Loc. = Unassigned; Fanout = 471; COMB Node = 'pll_lcd:vga_pll|altpll:altpll_component|_clk0~clkctrl' Info: 3: + IC(0.988 ns) + CELL(0.602 ns) = 2.512 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'led_reg[0]' Info: Total cell delay = 0.602 ns ( 23.96 % ) Info: Total interconnect delay = 1.910 ns ( 76.04 % ) Info: Shortest clock path from clock "CLOCK_50" to source register is 5.931 ns Info: 1: + IC(0.000 ns) + CELL(0.783 ns) = 0.783 ns; Loc. = Unassigned; Fanout = 6; CLK Node = 'CLOCK_50' Info: 2: + IC(1.851 ns) + CELL(0.879 ns) = 3.513 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'clock_module:sys_clocks|clk_100ms' Info: 3: + IC(0.828 ns) + CELL(0.000 ns) = 4.341 ns; Loc. = Unassigned; Fanout = 19; COMB Node = 'clock_module:sys_clocks|clk_100ms~clkctrl' Info: 4: + IC(0.988 ns) + CELL(0.602 ns) = 5.931 ns; Loc. = Unassigned; Fanout = 8; REG Node = 'leddisp_reg[0]' Info: Total cell delay = 2.264 ns ( 38.17 % ) Info: Total interconnect delay = 3.667 ns ( 61.83 % ) Info: Longest clock path from clock "CLOCK_50" to source register is 5.931 ns Info: 1: + IC(0.000 ns) + CELL(0.783 ns) = 0.783 ns; Loc. = Unassigned; Fanout = 6; CLK Node = 'CLOCK_50' Info: 2: + IC(1.851 ns) + CELL(0.879 ns) = 3.513 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'clock_module:sys_clocks|clk_100ms' Info: 3: + IC(0.828 ns) + CELL(0.000 ns) = 4.341 ns; Loc. = Unassigned; Fanout = 19; COMB Node = 'clock_module:sys_clocks|clk_100ms~clkctrl' Info: 4: + IC(0.988 ns) + CELL(0.602 ns) = 5.931 ns; Loc. = Unassigned; Fanout = 8; REG Node = 'leddisp_reg[0]' Info: Total cell delay = 2.264 ns ( 38.17 % ) Info: Total interconnect delay = 3.667 ns ( 61.83 % ) Info: Micro clock to output delay of source is 0.277 ns Info: Micro setup delay of destination is -0.038 ns Info: - Longest register to register delay is 1.067 ns Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 8; REG Node = 'leddisp_reg[0]' Info: 2: + IC(0.450 ns) + CELL(0.521 ns) = 0.971 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'Selector52~2' Info: 3: + IC(0.000 ns) + CELL(0.096 ns) = 1.067 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'led_reg[0]' Info: Total cell delay = 0.617 ns ( 57.83 % ) Info: Total interconnect delay = 0.450 ns ( 42.17 % ) Info: Estimated most critical path is register to register delay of 1.067 ns Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X47_Y8; Fanout = 8; REG Node = 'leddisp_reg[0]' Info: 2: + IC(0.450 ns) + CELL(0.521 ns) = 0.971 ns; Loc. = LAB_X48_Y8; Fanout = 1; COMB Node = 'Selector52~2' Info: 3: + IC(0.000 ns) + CELL(0.096 ns) = 1.067 ns; Loc. = LAB_X48_Y8; Fanout = 1; REG Node = 'led_reg[0]' Info: Total cell delay = 0.617 ns ( 57.83 % ) Info: Total interconnect delay = 0.450 ns ( 42.17 % ) Info: Fitter routing operations beginning Info: Average interconnect usage is 0% of the available device resources Info: Peak interconnect usage is 1% of the available device resources in the region that extends from location X38_Y14 to location X50_Y27 Info: Fitter routing operations ending: elapsed time is 00:00:01 Info: The Fitter performed an Auto Fit compilation. Optimizations were skipped to reduce compilation time. Info: Optimizations that may affect the design's routability were skipped Info: Started post-fitting delay annotation Warning: Found 192 output pins without output pin load capacitance assignment Info: Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "Pa10" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "Pa12" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "Pa14" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "Pa16" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "Pa18" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "Pa20" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "Pa22" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "Pa24" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "TDO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Delay annotation completed successfully Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements. Warning: Following 55 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results Info: Pin SD_DAT3 has a permanently disabled output enable Info: Pin SD_CMD has a permanently disabled output enable Info: Pin Pa10 has a permanently disabled output enable Info: Pin Pa12 has a permanently disabled output enable Info: Pin Pa14 has a permanently disabled output enable Info: Pin Pa16 has a permanently disabled output enable Info: Pin Pa18 has a permanently disabled output enable Info: Pin Pa20 has a permanently disabled output enable Info: Pin Pa22 has a permanently disabled output enable Info: Pin Pa24 has a permanently disabled output enable Info: Pin DRAM_DQ[0] has a permanently disabled output enable Info: Pin DRAM_DQ[1] has a permanently disabled output enable Info: Pin DRAM_DQ[2] has a permanently disabled output enable Info: Pin DRAM_DQ[3] has a permanently disabled output enable Info: Pin DRAM_DQ[4] has a permanently disabled output enable Info: Pin DRAM_DQ[5] has a permanently disabled output enable Info: Pin DRAM_DQ[6] has a permanently disabled output enable Info: Pin DRAM_DQ[7] has a permanently disabled output enable Info: Pin DRAM_DQ[8] has a permanently disabled output enable Info: Pin DRAM_DQ[9] has a permanently disabled output enable Info: Pin DRAM_DQ[10] has a permanently disabled output enable Info: Pin DRAM_DQ[11] has a permanently disabled output enable Info: Pin DRAM_DQ[12] has a permanently disabled output enable Info: Pin DRAM_DQ[13] has a permanently disabled output enable Info: Pin DRAM_DQ[14] has a permanently disabled output enable Info: Pin DRAM_DQ[15] has a permanently disabled output enable Info: Pin FL_DQ[0] has a permanently disabled output enable Info: Pin FL_DQ[1] has a permanently disabled output enable Info: Pin FL_DQ[2] has a permanently disabled output enable Info: Pin FL_DQ[3] has a permanently disabled output enable Info: Pin FL_DQ[4] has a permanently disabled output enable Info: Pin FL_DQ[5] has a permanently disabled output enable Info: Pin FL_DQ[6] has a permanently disabled output enable Info: Pin FL_DQ[7] has a permanently disabled output enable Info: Pin SRAM_DQ[0] has a permanently disabled output enable Info: Pin SRAM_DQ[1] has a permanently disabled output enable Info: Pin SRAM_DQ[2] has a permanently disabled output enable Info: Pin SRAM_DQ[3] has a permanently disabled output enable Info: Pin SRAM_DQ[4] has a permanently disabled output enable Info: Pin SRAM_DQ[5] has a permanently disabled output enable Info: Pin SRAM_DQ[6] has a permanently disabled output enable Info: Pin SRAM_DQ[7] has a permanently disabled output enable Info: Pin SRAM_DQ[8] has a permanently disabled output enable Info: Pin SRAM_DQ[9] has a permanently disabled output enable Info: Pin SRAM_DQ[10] has a permanently disabled output enable Info: Pin SRAM_DQ[11] has a permanently disabled output enable Info: Pin SRAM_DQ[12] has a permanently disabled output enable Info: Pin SRAM_DQ[13] has a permanently disabled output enable Info: Pin SRAM_DQ[14] has a permanently disabled output enable Info: Pin SRAM_DQ[15] has a permanently disabled output enable Info: Pin SD_DAT has a permanently disabled output enable Info: Pin I2C_SDAT has a permanently disabled output enable Info: Pin AUD_ADCLRCK has a permanently disabled output enable Info: Pin AUD_DACLRCK has a permanently disabled output enable Info: Pin AUD_BCLK has a permanently disabled output enable Warning: Following 163 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results Info: Pin SD_DAT3 has VCC driving its datain port Info: Pin SD_CMD has VCC driving its datain port Info: Pin Pa10 has VCC driving its datain port Info: Pin Pa12 has VCC driving its datain port Info: Pin Pa14 has VCC driving its datain port Info: Pin Pa16 has VCC driving its datain port Info: Pin Pa18 has VCC driving its datain port Info: Pin Pa20 has VCC driving its datain port Info: Pin Pa22 has VCC driving its datain port Info: Pin Pa24 has VCC driving its datain port Info: Pin DRAM_DQ[0] has VCC driving its datain port Info: Pin DRAM_DQ[1] has VCC driving its datain port Info: Pin DRAM_DQ[2] has VCC driving its datain port Info: Pin DRAM_DQ[3] has VCC driving its datain port Info: Pin DRAM_DQ[4] has VCC driving its datain port Info: Pin DRAM_DQ[5] has VCC driving its datain port Info: Pin DRAM_DQ[6] has VCC driving its datain port Info: Pin DRAM_DQ[7] has VCC driving its datain port Info: Pin DRAM_DQ[8] has VCC driving its datain port Info: Pin DRAM_DQ[9] has VCC driving its datain port Info: Pin DRAM_DQ[10] has VCC driving its datain port Info: Pin DRAM_DQ[11] has VCC driving its datain port Info: Pin DRAM_DQ[12] has VCC driving its datain port Info: Pin DRAM_DQ[13] has VCC driving its datain port Info: Pin DRAM_DQ[14] has VCC driving its datain port Info: Pin DRAM_DQ[15] has VCC driving its datain port Info: Pin FL_DQ[0] has VCC driving its datain port Info: Pin FL_DQ[1] has VCC driving its datain port Info: Pin FL_DQ[2] has VCC driving its datain port Info: Pin FL_DQ[3] has VCC driving its datain port Info: Pin FL_DQ[4] has VCC driving its datain port Info: Pin FL_DQ[5] has VCC driving its datain port Info: Pin FL_DQ[6] has VCC driving its datain port Info: Pin FL_DQ[7] has VCC driving its datain port Info: Pin SRAM_DQ[0] has VCC driving its datain port Info: Pin SRAM_DQ[1] has VCC driving its datain port Info: Pin SRAM_DQ[2] has VCC driving its datain port Info: Pin SRAM_DQ[3] has VCC driving its datain port Info: Pin SRAM_DQ[4] has VCC driving its datain port Info: Pin SRAM_DQ[5] has VCC driving its datain port Info: Pin SRAM_DQ[6] has VCC driving its datain port Info: Pin SRAM_DQ[7] has VCC driving its datain port Info: Pin SRAM_DQ[8] has VCC driving its datain port Info: Pin SRAM_DQ[9] has VCC driving its datain port Info: Pin SRAM_DQ[10] has VCC driving its datain port Info: Pin SRAM_DQ[11] has VCC driving its datain port Info: Pin SRAM_DQ[12] has VCC driving its datain port Info: Pin SRAM_DQ[13] has VCC driving its datain port Info: Pin SRAM_DQ[14] has VCC driving its datain port Info: Pin SRAM_DQ[15] has VCC driving its datain port Info: Pin SD_DAT has VCC driving its datain port Info: Pin I2C_SDAT has VCC driving its datain port Info: Pin AUD_ADCLRCK has VCC driving its datain port Info: Pin AUD_DACLRCK has VCC driving its datain port Info: Pin AUD_BCLK has VCC driving its datain port Info: Pin HEX0[0] has GND driving its datain port Info: Pin HEX0[1] has GND driving its datain port Info: Pin HEX0[2] has GND driving its datain port Info: Pin HEX0[3] has GND driving its datain port Info: Pin HEX0[4] has GND driving its datain port Info: Pin HEX0[5] has GND driving its datain port Info: Pin HEX0[6] has GND driving its datain port Info: Pin HEX1[0] has GND driving its datain port Info: Pin HEX1[1] has GND driving its datain port Info: Pin HEX1[2] has GND driving its datain port Info: Pin HEX1[3] has GND driving its datain port Info: Pin HEX1[4] has GND driving its datain port Info: Pin HEX1[5] has GND driving its datain port Info: Pin HEX1[6] has GND driving its datain port Info: Pin HEX2[0] has GND driving its datain port Info: Pin HEX2[1] has GND driving its datain port Info: Pin HEX2[2] has GND driving its datain port Info: Pin HEX2[3] has GND driving its datain port Info: Pin HEX2[4] has GND driving its datain port Info: Pin HEX2[5] has GND driving its datain port Info: Pin HEX2[6] has GND driving its datain port Info: Pin HEX3[0] has GND driving its datain port Info: Pin HEX3[1] has GND driving its datain port Info: Pin HEX3[2] has GND driving its datain port Info: Pin HEX3[3] has GND driving its datain port Info: Pin HEX3[4] has GND driving its datain port Info: Pin HEX3[5] has GND driving its datain port Info: Pin HEX3[6] has GND driving its datain port Info: Pin LEDR[8] has GND driving its datain port Info: Pin LEDR[9] has GND driving its datain port Info: Pin UART_TXD has GND driving its datain port Info: Pin DRAM_ADDR[0] has GND driving its datain port Info: Pin DRAM_ADDR[1] has GND driving its datain port Info: Pin DRAM_ADDR[2] has GND driving its datain port Info: Pin DRAM_ADDR[3] has GND driving its datain port Info: Pin DRAM_ADDR[4] has GND driving its datain port Info: Pin DRAM_ADDR[5] has GND driving its datain port Info: Pin DRAM_ADDR[6] has GND driving its datain port Info: Pin DRAM_ADDR[7] has GND driving its datain port Info: Pin DRAM_ADDR[8] has GND driving its datain port Info: Pin DRAM_ADDR[9] has GND driving its datain port Info: Pin DRAM_ADDR[10] has GND driving its datain port Info: Pin DRAM_ADDR[11] has GND driving its datain port Info: Pin DRAM_LDQM has GND driving its datain port Info: Pin DRAM_UDQM has GND driving its datain port Info: Pin DRAM_WE_N has GND driving its datain port Info: Pin DRAM_CAS_N has GND driving its datain port Info: Pin DRAM_RAS_N has GND driving its datain port Info: Pin DRAM_CS_N has GND driving its datain port Info: Pin DRAM_BA_0 has GND driving its datain port Info: Pin DRAM_BA_1 has GND driving its datain port Info: Pin DRAM_CLK has GND driving its datain port Info: Pin DRAM_CKE has GND driving its datain port Info: Pin FL_ADDR[0] has GND driving its datain port Info: Pin FL_ADDR[1] has GND driving its datain port Info: Pin FL_ADDR[2] has GND driving its datain port Info: Pin FL_ADDR[3] has GND driving its datain port Info: Pin FL_ADDR[4] has GND driving its datain port Info: Pin FL_ADDR[5] has GND driving its datain port Info: Pin FL_ADDR[6] has GND driving its datain port Info: Pin FL_ADDR[7] has GND driving its datain port Info: Pin FL_ADDR[8] has GND driving its datain port Info: Pin FL_ADDR[9] has GND driving its datain port Info: Pin FL_ADDR[10] has GND driving its datain port Info: Pin FL_ADDR[11] has GND driving its datain port Info: Pin FL_ADDR[12] has GND driving its datain port Info: Pin FL_ADDR[13] has GND driving its datain port Info: Pin FL_ADDR[14] has GND driving its datain port Info: Pin FL_ADDR[15] has GND driving its datain port Info: Pin FL_ADDR[16] has GND driving its datain port Info: Pin FL_ADDR[17] has GND driving its datain port Info: Pin FL_ADDR[18] has GND driving its datain port Info: Pin FL_ADDR[19] has GND driving its datain port Info: Pin FL_ADDR[20] has GND driving its datain port Info: Pin FL_ADDR[21] has GND driving its datain port Info: Pin FL_WE_N has GND driving its datain port Info: Pin FL_RST_N has GND driving its datain port Info: Pin FL_OE_N has GND driving its datain port Info: Pin FL_CE_N has GND driving its datain port Info: Pin SRAM_ADDR[0] has GND driving its datain port Info: Pin SRAM_ADDR[1] has GND driving its datain port Info: Pin SRAM_ADDR[2] has GND driving its datain port Info: Pin SRAM_ADDR[3] has GND driving its datain port Info: Pin SRAM_ADDR[4] has GND driving its datain port Info: Pin SRAM_ADDR[5] has GND driving its datain port Info: Pin SRAM_ADDR[6] has GND driving its datain port Info: Pin SRAM_ADDR[7] has GND driving its datain port Info: Pin SRAM_ADDR[8] has GND driving its datain port Info: Pin SRAM_ADDR[9] has GND driving its datain port Info: Pin SRAM_ADDR[10] has GND driving its datain port Info: Pin SRAM_ADDR[11] has GND driving its datain port Info: Pin SRAM_ADDR[12] has GND driving its datain port Info: Pin SRAM_ADDR[13] has GND driving its datain port Info: Pin SRAM_ADDR[14] has GND driving its datain port Info: Pin SRAM_ADDR[15] has GND driving its datain port Info: Pin SRAM_ADDR[16] has GND driving its datain port Info: Pin SRAM_ADDR[17] has GND driving its datain port Info: Pin SRAM_UB_N has GND driving its datain port Info: Pin SRAM_LB_N has GND driving its datain port Info: Pin SRAM_WE_N has GND driving its datain port Info: Pin SRAM_CE_N has GND driving its datain port Info: Pin SRAM_OE_N has GND driving its datain port Info: Pin SD_CLK has GND driving its datain port Info: Pin TDO has GND driving its datain port Info: Pin I2C_SCLK has GND driving its datain port Info: Pin VGA_B[0] has GND driving its datain port Info: Pin AUD_DACDAT has GND driving its datain port Info: Pin AUD_XCK has GND driving its datain port Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'. Info: Generated suppressed messages file E:/DE1_vga_640_restored/DE1_vga_640.fit.smsg Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings Info: Peak virtual memory: 318 megabytes Info: Processing ended: Sat May 09 05:18:55 2009 Info: Elapsed time: 00:00:11 Info: Total CPU time (on all processors): 00:00:13 +----------------------------+ ; Fitter Suppressed Messages ; +----------------------------+ The suppressed messages can be found in E:/DE1_vga_640_restored/DE1_vga_640.fit.smsg.