; Orange programmer module v1.6
; (c) 2000-2003 Alex Plusov
; CHIP=CAT93C76 (1024x8),CAT93C86 (2048x8)
; Tested

SOCKET=2 ;"MW"

PINO=CLK,0
PINO=DI,1
PINO=CS,2
PINO=ORG,3
PINO=PE,4
PINI=DO,1

CDELAY=3 ; one set delay

[INIT]
ORG=0  ;8 bit mode
PE=0   ;disable

[READ]
CS=0
CLK=0
CS=1
DI=1,CLK=1,CLK=0    ; start bit
DI=1,CLK=1,CLK=0    ; \ read instruction
DI=0,CLK=1,CLK=0    ; /
LOOP=(10,0){DI=ADR[I],CLK=1,CLK=0}    ; out adr
DI=1
LOOP=(7,0){CLK=1,CLK=0,DATA[I]=DO}  ; read data word
CS=0

[WRITEINIT]
PE=1
CS=0
CLK=0
CS=1
R0=10011000000000b
LOOP=(13,0){DI=R0[I],CLK=1,CLK=0}    ; out EWEN
CS=0


[WRITE]
CS=0
CLK=0
CS=1
DI=1,CLK=1,CLK=0    ; start bit
DI=0,CLK=1,CLK=0    ; \ write instruction
DI=1,CLK=1,CLK=0    ; /
LOOP=(10,0){DI=ADR[I],CLK=1,CLK=0}    ; out adr
LOOP=(7,0){DI=DATA[I],CLK=1,CLK=0}  ; write data word
CS=0,DI=1,CS=1      ; check status
P=20000
DO?1
CS=0