; Orange programmer module v1.4
; (c) 2000 CnCLab
; CHIP=93C57,128x16,93C57.HPL

SOCKET=2 ;"MW"

PINO=CLK,0
PINO=DI,1
PINO=CS,2
PINO=ORG,3
PINO=WP,4
PINI=DO,1

CDELAY=4 ; one set delay

[_WAITWR]
LOOP=(0,10000){
DO?1{BREAK}
P=10
}



[INIT]
ORG=1,WP=0

[READ]
CS=0
CLK=0
CS=1
DI=1,CLK=1,CLK=0    ; start bit
DI=1,CLK=1,CLK=0    ; \ read instruction
DI=0,CLK=1,CLK=0    ; /
LOOP=(6,0){DI=ADR[I],CLK=1,CLK=0}    ; out adr
DI=1
LOOP=(15,0){CLK=1,CLK=0,DATA[I]=DO}  ; read data word
CS=0

[WRITEINIT]
CS=0
CLK=0
CS=1
R0=1001100000b
LOOP=(9,0){DI=R0[I],CLK=1,CLK=0}    ; out EWEN
CS=0


[WRITE]
CS=0
CLK=0
CS=1
DI=1,CLK=1,CLK=0    ; start bit
DI=0,CLK=1,CLK=0    ; \ write instruction
DI=1,CLK=1,CLK=0    ; /
LOOP=(6,0){DI=ADR[I],CLK=1,CLK=0}    ; out adr
LOOP=(15,0){DI=DATA[I],CLK=1,CLK=0}  ; write data word
CS=0,DI=1,CS=1      ; check status
P=10000
_WAITWR
DO?1
CS=0

[Erase]
CS=0
CLK=0
CS=1

CS=1
R0=1001100000b
LOOP=(9,0){DI=R0[I],CLK=1,CLK=0}    ; out EWEN
CS=0

CS=1
R0=1001000000b
LOOP=(9,0){DI=R0[I],CLK=1,CLK=0}    ; out ERAL
CS=0

P=10000
_WAITWR